技術編號：6808610
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及半導體集成電路器件及制造此器件的技術，更詳細說，涉及可應用到裝有帶多層翅片結構的信息存貯電容性元件(或電容器)的DRAM(即，動態隨機存取存儲器)的半導體集成電路器件時有效的技術。近年來的大容性DRAM已采用疊層結構，其中將信息存貯容性元件配置在存儲單元選擇MISFET上，以便補償那種信息存貯容性元件中由于存儲單元的翅片結構而出現的存貯電荷量(Cs)的減小。首先是，在信息存貯容性元件的存貯電極中，有多層翅片結構的DRAM有其促進從16兆位起的較大...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。