芯片級封裝的制作方法
【專利摘要】本公開內容涉及芯片級封裝，芯片級封裝包括管芯以及在第一引線的第一表面處機械并電耦合到該管芯的第一表面的第一引線。第一引線的第一表面形成第一平面。第二引線在第二引線的第一表面處機械耦合到所述管芯的第二表面。第二引線的第一表面形成第二平面。模具合成物部分地封裝所述管芯，從而構成CSP。當CSP耦合到母板表面時，第一平面和第二平面與由母板表面形成的第三平面基本上垂直地取向。所述CSP不包括引線接合并且第一引線和第二引線在該CSP的相對表面上。母板的第三平面可以是母板的最大平面表面。本公開的一個實施例解決的一個問題是提供改進的芯片級封裝。根據本公開的一個實施例的一個用途是提供改進的芯片級封裝。
【專利說明】
芯片級封裝
技術領域
[0001]本文檔的各方面一般而言涉及半導體器件封裝。
【背景技術】
[0002]半導體器件在使用之前常常封入在(或者部分地封裝在)封裝中。一些封裝包含單個管芯，而其它封裝包含多個管芯。封裝常常對管芯提供某種保護，諸如防止腐蝕、撞擊和其它損壞，并且常常還包括電引線或者直接地或經由插座把管芯的電觸頭引線與母板連接的其它部件。封裝還可以包括被配置為把熱量從管芯耗散到母板或者以別的方式離開封裝的部件。
【實用新型內容】
[0003]本公開的一個實施例的一個目的是提供改進的芯片級封裝。
[0004]芯片級封裝(CSP)的實現可以包括:管芯；第一引線，在第一引線的第一表面處機械并電耦合到管芯的第一表面，第一引線的第一表面形成第一平面;第二引線，在第二引線的第一表面處機械耦合到管芯的第二表面，第二引線的第一表面形成第二平面；以及模具合成物(mold compound)，至少部分地封裝管芯，其中管芯、第一引線、第二引線和模具合成物形成芯片級封裝(CSP);其中，當CSP耦合到母板時，第一引線的第一平面和第二引線的第二平面與由母板形成的第三平面基本上垂直地取向。
[0005]形成前面提到的CSP的方法可以包括:把管芯機械并電耦合到第一引線，第一引線包括在第一引線框架中，第一引線框架具有多個部分蝕刻位置;把管芯機械并電耦合到第二引線，第二引線包括在第二引線框架中并且耦合到第二引線框架的拉桿(tie bar);在管芯的第二表面處并在由第三引線的第一表面形成的第四平面處把管芯機械并電耦合到第三引線，第三引線包括在第二引線框架中并且耦合到第二引線框架的拉桿;利用模具合成物至少部分地封裝管芯和第二引線框架；以及切單第一引線框架、模具合成物和第二引線的拉桿，以形成芯片級封裝(CSP)，其中，當CSP耦合到母板時，第三引線的第四平面與由母板形成的第三平面基本上垂直地取向。
[0006]CSP的實現可以包括以下一個、全部或任何:
[0007]母板的第三平面可以包括母板的最大平面表面。
[0008]第一引線的第一平面可以包括第一引線的最大平面表面并且第二引線的第二平面可以包括第二引線的最大平面表面。
[0009]管芯的第二表面可以在與該管芯的第一表面相對的管芯的一側上。
[0010]管芯可以是第一管芯，并且CSP還可以包括在第二管芯的第一表面處機械并電耦合到第二引線的第一表面的第二管芯，在第二管芯的第二表面處并在第一管芯的第二表面處，第二管芯機械并電耦合到第一管芯，并且第一管芯可以僅通過第二管芯電耦合到第二引線。
[0011]第一引線和第二引線可以在CSP的相對的表面上。
[0012]CSP可以不包括引線接合。
[0013]CSP的實現可以包括:管芯;第一引線，在第一引線的第一表面處機械并電耦合到管芯的第一表面，第一引線具有在與該第一引線的第一表面相對的該第一引線的一側上的第二表面，第一引線具有在第一引線的第一表面和第一引線的第二表面之間的厚度;第二引線，在第二引線的第一表面處機械并電耦合到管芯的第二表面，第二引線具有在與該第二引線的第一表面相對的該第二引線的一側上的第二表面，第二引線具有在第二引線的第一表面和第二引線的第二表面之間的厚度；以及至少部分地封裝管芯的模具合成物，其中管芯、第一引線、第二引線和模具合成物形成芯片級封裝(CSP);其中，當CSP耦合到母板時，第一引線的厚度和第二引線的厚度被配置為耦合到母板。
[0014]CSP的實現可以包括以下一個、全部或者任何:
[0015]第一引線的厚度和第二引線的厚度可以與母板的最大平面表面基本上平行。
[0016]CSP可以沒有引線接合。
[0017]形成CSP的方法的實現可以包括:在每個第一引線的第一表面處并在每個管芯的第一表面處，把多個管芯機械并電耦合到第一引線框架的多個第一引線，每個第一引線的第一表面形成第一平面并且第一引線框架具有基部;在每個第二引線的第一表面處并在每個管芯的第二表面處，把多個管芯機械并電耦合到第二引線框架的多個第二引線，每個第二引線的第一表面形成第二平面并且第二引線框架具有基部，其中，管芯的第二表面在與該管芯第一表面相對的該管芯的一側上;利用模具合成物至少部分地封裝每個管芯;除去第一引線框架的基部和第二引線框架的基部，從而形成多個CSP;以及切單多個CSP，其中每個CSP被配置為，當CSP耦合到母板時，使得每個第一引線的第一平面和每個第二引線的第二平面與由母板形成的第三平面基本上垂直。
[0018]形成CSP的方法的實現可以包括以下一個、全部或任何:
[0019]母板的第三平面可以包括母板的最大平面表面。
[0020]每個管芯可以是第一管芯，并且方法還可以包括把多個第二管芯機械并電耦合到多個第二引線，其中，在第二管芯的第一表面處并在第二引線的第一表面處，每個第二管芯機械并電耦合到第二引線中的一個，該方法還包括，在第二管芯的第二表面處并在第一管芯的第二表面處，把每個第二管芯機械并電耦合到第一管芯中的一個，并且其中每個第一管芯僅通過第二管芯中的一個電耦合到第二引線中的一個。
[0021]把多個管芯機械并電耦合到多個第三引線，該多個第三引線耦合到第二引線框架的基部，其中，在管芯的第二表面處并且在由第三引線的第一表面形成的第四平面處，每個管芯機械并電耦合到第三引線中的一個，該方法還包括，當CSP耦合到母板時，把每個第三引線的第四平面與母板的第三平面基本上垂直地取向。
[0022]CSP可以不包括引線接合。
[0023]形成CSP的方法的實現可以包括:把多個管芯機械并電耦合到第一引線框架的多個第一引線，第一引線框架具有多個部分蝕刻位置，在管芯的第一表面處并在第一引線的第一表面處，每個管芯耦合到第一引線中的一個，每個第一引線的第一表面形成第一平面；把多個管芯機械并電耦合到第二引線框架的多個第二引線，第二引線框架包括多個部分蝕刻位置，在管芯的第二表面處并在第二引線的第一表面處，每個管芯耦合到第二引線中的一個，每個第二引線的第一表面形成第二平面，其中，每個管芯的第二表面在與該管芯的第一表面相對的管芯的一側上；利用模具合成物至少部分地封裝每個管芯；以及切單第一引線框架、模具合成物和第二引線框架，以形成多個芯片級封裝(CSP);其中，當CSP耦合到母板時，每個第一引線的第一平面和每個第二引線的第二平面與由母板形成的第三平面基本上垂直地取向。
[0024]形成CSP的方法的實現可以包括以下一個、全部或任何:
[0025]母板的第三平面可以包括母板的最大平面表面。
[0026]每個管芯可以是第一管芯，并且方法還可以包括，在每個第二管芯的第一表面處并在每個第二引線的第一表面處，把多個第二管芯機械并電耦合到多個第二引線，其中，在第一管芯的第二表面處和第二管芯的第二表面處，把每個第二管芯機械并電耦合到第一管芯中的一個，并且其中每個第一管芯僅通過第二管芯中的一個電耦合到第二引線中的一個。
[0027]CSP可以不包括引線接合。
[0028]根據本公開的一個實施例的一個技術效果是提供改進的芯片級封裝。
[0029]根據“【具體實施方式】”和“【附圖說明】”并且根據“權利要求”，上述和其它方面、特征和優點將對本領域技術人員變得顯然。
【附圖說明】
[0030]將在下文中結合附圖來描述實現，其中相同的參考標記指示相同的元件，并且:
[0031]圖1是常規單管芯芯片級封裝(CSP)的側視圖，其中模具(封裝)合成物以透視方式繪制，從而更容易繪出其它元件；
[0032]圖2是母板上圖1的CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0033]圖3是單管芯CSP的側視圖，其中模具合成物以透視方式繪制；
[0034]圖4是圖3的CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0035]圖5是在母板上的圖3的CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0036]圖6是常規雙管芯CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0037]圖7是雙管芯CSP的頂部透視圖，其中模具合成物和第二引線以透視方式繪制；
[0038]圖8是在母板上的圖7的CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0039]圖9是常規金屬氧化物半導體場效應晶體管(MOSFET)CSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0040]圖10是MOSFETCSP的頂部透視圖，其中模具合成物和第一引線以透視方式繪制；
[0041]圖11是在母板上的圖10的MOSFETCSP的頂部透視圖，其中模具合成物以透視方式繪制；
[0042]圖12是在形成CSP的方法中使用的第一引線框架的側橫截面視圖；
[0043]圖13是耦合到圖12的第一引線框架的多個管芯的側橫截面視圖；
[0044]圖14是耦合到圖13的多個管芯的第二引線框架的側橫截面視圖；
[0045]圖15是封裝圖14的多個管芯的模具合成物的側橫截面視圖；
[0046]圖16是圖15的元件的側橫截面視圖，其中第一引線框架和第二引線框架的基部構件被除去；
[0047]圖17是通過切單圖16的元件所形成的多個切單CSP的側橫截面視圖；
[0048]圖18是在形成CSP的方法中使用的第一引線框架的側橫截面視圖；
[0049]圖19是耦合到圖18的第一引線框架的多個管芯的側橫截面視圖；
[0050]圖20是耦合到圖19的多個管芯的第二引線框架的側橫截面視圖；
[0051]圖21是封裝圖20的多個管芯的模具合成物的側橫截面視圖；
[0052]圖22是耦合到第一引線框架的引線的鍍層(plating)和耦合到圖21的第二引線框架的引線的鍍層的側橫截面視圖；
[0053]圖23是通過切單圖22的元件所形成的多個切單CSP的側橫截面視圖；
[0054]圖24是在形成CSP的方法中使用的模具和各種元件的側橫截面視圖；
[0055]圖25是在形成CSP的另一種方法中使用的模具和各種元件的側橫截面視圖；
[0056]圖26是在形成CSP的另一種方法中使用的模具和各種元件的側橫截面視圖；
[0057]圖27是圖11的MOSFET CSP的頂部透視圖，示為具有在形成MOSFET CSP的方法中使用的拉桿-拉桿在切單過程中被除去并且因此在MOSFET CSP被放在母板上時不真正存在但是為了透視而連同母板一起示出。
【具體實施方式】
[0058]本公開內容、其各方面和實現不限于本文所公開的具體部件、組裝過程或方法元素。對于與來自本公開內容的特定實現一起使用，本領域中已知的與預期芯片級封裝和相關方法一致的許多附加部件、組裝過程和/或方法元素將變得顯然。相應地，例如，雖然公開了特定實現，但是這種實現和實現部件可以包括與預期操作和方法一致的本領域中已知用于這種芯片級封裝和相關方法以及實現部件和方法的任何形狀、尺寸、風格、類型、模型、版本、測量、濃度、材料、數量、方法元素、步驟等等。
[0059]本文檔涉及芯片級封裝(CSP)。在過去，常規的CSP被歸類為只包括具有不大于管芯1.2倍面積的封裝。隨著由于管芯制造技術的改進而導致的一些管芯尺寸減小(管芯小型化)，盡管它們各自的封裝尺寸保持相同，但CSP的定義已經改變，以適應具有大于1.2的封裝/管芯比的封裝。如在本文中所使用的，“芯片級封裝”(CSP)接近具有Imm或更小的顆粒間隔(ball pitch)(在適用的時候)的管芯尺寸封裝。
[0060]現在參考圖1-2，在各種實現中，常規的單管芯CSP2包括在第一表面6上具有至少一個電觸頭的管芯4，其中第一表面6利用導電粘合劑14機械并電耦合到第一引線10。引線接合16耦合到與第一表面6相對的管芯4 一側上的第二表面8并且把第二表面8上的至少一個電觸頭與第二引線12耦合。模具合成物18封裝管芯4、引線接合16和導電粘合劑14并且至少部分地封裝第一和第二引線10、12，同時使那些引線的部分暴露，使得CSP 2可以由此電耦合到母板20的導電路徑22，諸如通過使用焊料24，如圖2中所示。在圖1和2中，模具(封裝)合成物以透視方式示出，以便使得能夠看到封裝的內部結構。
[0061]現在參考圖3-5，CSP26的實現包括管芯4，利用導電粘合劑34將管芯4的第一表面6上的至少一個電觸頭機械并電耦合到第一引線38的第一表面40，并且利用導電粘合劑36將第二表面8上的至少一個電觸頭機械并電耦合到第二引線48的第一表面50。第一引線38的第一表面40形成第一平面42，在所示出的實現中，該第一平面42是第一引線38的最大平面表面(但是在其它實現中它可以不是最大平面表面)。第二引線48的第一表面50形成第二平面52，在所示出的實現中，該第二平面52是第二引線48的最大平面表面(但是在其它實現中它可以類似地不是最大平面表面)。第一引線38具有在第一表面40和與第一表面40相對的第一引線38—側上第二表面44之間的厚度46。第二引線48具有在第一表面50和與第一表面50相對的第二引線48—側上第二表面54之間的厚度56。模具合成物58封裝管芯4和導電粘合劑34、36并且覆蓋第一引線38的第一表面40和第二引線48的第一表面50，從而形成CSP26。第一引線38和第二引線48位于CSP 26的相對表面60上。
[0062]當在母板62上安裝CSP26時，CSP 26傾斜(旋轉)到其側面，使得第一引線38和第二引線48的厚度46、56接觸母板62或者以別的方式與由母板62形成的第三平面64基本上平行(在所示出的實現中，該第三平面是母板62的最大平面表面66)。引線38、48通過各種常規材料(諸如通過使用焊料70)電耦合到包括在母板62中的導電路徑68。如圖5中可以看到的，焊料70可以耦合到引線38、48的厚度46、56和/或第二表面44、54。厚度46、56與第三平面64平行，或基本上平行。
[0063]如可以通過比較圖2與圖3-5看到的，利用導電粘合劑36耦合第二引線48的第一表面50與管芯4允許不利用任何引線接合(諸如引線接合16)就形成CSP 26并且，與CSP 2相比，導致CSP 26尺寸的整體減小。在實現當中，圖1所示的CSP 2具有是或大約是0.620mm乘
0.320mm乘0.297mm的高度的尺寸，而圖3所示的CSP26具有是或大約是0.230mm乘0.230mm乘
0.300mm的高度的尺寸(換句話說，CSP 26的占用面積比CSP2的占用面積的一半小)。
[0064]現在參考圖6，示出了包括第一管芯74和第二管芯80的常規雙管芯CSP 72的實現。第一管芯74的第一表面76上的至少一個電觸頭利用導電粘合劑88機械并電耦合到第一引線90，并且第二管芯80的第一表面82上的至少一個電觸頭利用導電粘合劑88機械并電耦合到第二引線92。引線接合86把第一管芯74的第二表面78(該表面與第一管芯74的第一表面76相對)上的至少一個電觸頭與第二管芯80的第二表面84(該表面與第二管芯80的第一表面82相對)上的至少一個電觸頭耦合。模具合成物94封裝第一管芯74、第二管芯80、導電粘合劑88、引線接合86，并且部分地封裝第一引線90和第二引線92，同時使第一引線90的底表面和第二引線92的底表面暴露，以耦合到母板。模具合成物94示為透視，以示出封裝的內部結構。
[0065]現在參考圖7，示出了具有雙管芯配置的CSP 96的實現，包括具有第一表面100和第二表面102的第一管芯98，其中第二表面102在與第一表面100相對的第一管芯98的一側上。第二管芯104包括第一表面106和第二表面108，其中第二表面108在與第一表面106相對的第二管芯104的一側上。在各種實現中，第一管芯98可以與第一管芯74等效，并且第二管芯104可以與第二管芯80等效。
[0066]導電粘合劑112把第一管芯98的第二表面102上的至少一個電觸頭與第二管芯104的第二表面108上的至少一個電觸頭機械并電耦合。導電粘合劑112還把第一管芯98機械耦合到第二管芯104。導電粘合劑110把第一管芯98的第一表面100上的至少一個電觸頭與第一引線116的第一表面118機械并電親合。第一引線116的第一表面118形成第一平面120，在所示出的實現中，該第一平面是第一引線116的最大平面表面(但在一些實現中可以不是)。導電粘合劑114把第二管芯104的第一表面106上的至少一個電觸頭與第二引線126的第一表面128機械并電耦合。第二引線126的第一表面128形成第二平面130，在所示出的實現中，該第二平面是第二引線126的最大平面表面(但在一些實現中可以不是)。
[0067]模具合成物136封裝第一管芯98、第二管芯104、導電粘合劑110、112和114、第一表面118和第一表面128，從而形成CSP 96(示為透視)。第一引線116的第二表面122被暴露，該表面在與第一表面118相對的第一引線116的一側上，并且第一引線116具有在第一表面118與第二表面122之間的厚度124。第二引線126的第二表面132被暴露，該表面在與第一表面128相對的第二引線126的一側上，并且第二引線126具有在第一表面128與第二表面132之間的厚度134。第一引線116和第二引線126位于CSP 96的相對表面138上。第一管芯98僅通過第二管芯104電耦合到第二引線126。
[0068]現在參考圖8，CSP96翻轉到側面，或者換句話說從圖7所示的豎立配置旋轉大約九十度，以便把CSP 96耦合到母板140。母板140形成第三平面142，在所示出的實現中，該第三平面是母板140的最大平面表面144。焊料148被用來耦合第一引線116和第二引線126與母板140的導電路徑146。在所示出的實現中，CSP 96被取向為使得，當安裝到母板140時，第一平面120和第二平面130與母板140的第三平面142垂直，或基本上垂直。如可以從圖8看到的，焊料148可以耦合到引線116、126的厚度124、134和/或引線116、126的第二表面122、132。當CSP 96安裝到母板140時，厚度124、134與第三平面142平行，或基本上平行。
[0069]如可以通過比較圖6中所示的封裝與圖7-8中所示的封裝認識到的，在CSP96中在彼此之上堆疊管芯98、104允許CSP 96不具有任何引線接合(諸如引線接合86)并且，與CSP72相比，進一步減小CSP 96的整體封裝尺寸。在實現當中，圖6中所示的CSP 72可以具有是或大約是0.620mm乘0.320mm乘0.297mm的高度的尺寸，而圖7所示的CSP 96具有是或大約是0.230mm乘0.230mm乘0.450mm的高度的尺寸。
[0070]現在參考圖9，在各種實現中，常規的金屬氧化物半導體場效應晶體管(MOSFET)CSP 150包括具有第一表面154和第二表面156的管芯152，其中第二表面156在與第一表面154相對的管芯152的一側上。第一表面154耦合到第一引線158。第一引線接合164把在管芯152的第二表面156上的電觸頭157與第二引線160耦合，并且第二引線接合164把在管芯152的第二表面156上的另一電觸頭159與第三引線162耦合。管芯152的第一表面154上的至少一個電觸頭利用導電粘合劑機械并電耦合到第一引線158。模具合成物166封裝管芯152、引線接合164、導電粘合劑以及第一引線158、第二引線160和第三引線162的至少一部分，其中引線158、160和162當中每一根的底表面在CSP 150的底表面上暴露。第一、第二和第三引線158、160、162對應于MOSFET設備的相應源極、漏極和柵極區域。
[0071]現在參考圖10-11，M0SFET CSP 168的實現包括具有第一表面172和第二表面174的管芯170，其中第二表面174在與第一表面172相對的管芯170的一側上。導電粘合劑176把第二表面174上的至少一個電觸頭與第一引線182的第一表面184機械并電耦合。第一表面184形成第一平面186，在所示出的實現中，該第一平面186是第一引線182的最大平面表面。第一引線182具有在與第一表面184相對的第一引線182的一側上的第二表面188，并且還包括在第一表面184與第二表面188之間的厚度190。導電粘合劑178把管芯170的第一表面172上的至少一個電觸頭與第二引線192的第一表面194機械并電耦合。第二引線192的第一表面194形成第二平面196，在所示出的實現中，該第二平面是第二引線192的最大平面表面。第二引線192具有在與第一表面194相對的第二引線192的一側上的第二表面198，以及在第一表面194與第二表面198之間的厚度200。而且，導電粘合劑180把管芯170的第一表面172上的電觸頭與第三引線202的第一表面204機械并電耦合。第三引線202的第一表面204形成第四平面206。第三引線202包括在與第一表面204相對的第三引線202的一側上的第二表面208，以及在第一表面204與第二表面208之間的厚度209。
[0072]模具合成物210封裝管芯170、導電粘合劑176、178和180以及引線182、192、202的一部分，從而形成CSP 168(示為透視)。第一引線182的第二表面188和厚度190、第二引線192的第二表面198和厚度200的一部分以及第三引線202的第二表面208和厚度209的一部分暴露，以便把CSP 168電耦合到母板212。
[0073]當把CSP168安裝到母板212時，CSP 168翻轉到側面或者，換句話說，從圖10中所示其豎立位置旋轉大約九十度，使得厚度190、200、209接觸母板212(或者母板212的導電路徑218)或者以別的方式與由母板212形成的第三平面214平行，或基本上平行。在所示出的實現中，第三平面214是母板212的最大平面表面216。焊料220把引線182、192、202機械并電耦合到母板212的導電路徑218。
[0074]如可以在圖11中看到的，當CSP 168安裝在母板212上時，第一平面186、第二平面196和第四平面206與母板212的第三平面214垂直，或基本上垂直。
[0075]如通過比較圖9與圖10-11可以認識到的，利用導電粘合劑176、178、180把引線182、192、202直接耦合到管芯170允許CSP 168不具有任何引線接合(諸如引線接合164)并且，與CSP 150相比，進一步減小CSP 168的整體封裝尺寸。在實現當中，圖9中所示的CSP150可以具有是或大約是0.620mm乘0.620mm乘0.400mm的高度的尺寸，而圖10-11所示的CSP168具有是或大約是0.320mm乘0.550mm乘0.320mm的高度的尺寸。
[0076]現在參考圖12-17，示出了用于形成多個CSP 26的過程，但是這同一個過程的變體可以被用來形成多個CSP 96和/或多個CSP 168。現在參考圖12，提供了包括基部224的第一引線框架222，并且附接(耦合)到其的是多個第一引線38。每個第一引線38(見圖3)的第二表面44附接到基部224并且每個第一引線38的第一表面40暴露。可以已經利用各種電鍍方法和系統中的任何一個將第一引線38預先電鍍到基部224上。導電粘合劑34被用來機械并電耦合每個管芯4的第一表面6上的至少一個電觸頭與第一引線38中的一個的第一表面40，如圖13和3中所示。參考圖14，提供了具有基部228和其上的多個第二引線48的第二引線框架226，類似于第一引線框架222，并且導電粘合劑36被用來機械并電耦合每個管芯4的第二表面8上的至少一個電觸頭與第二引線48中的一個的第一表面50，第二引線48中的每個的第二表面54附接到基部228。圖14中所示的元件被放在圖24中所示具有模具腔體232的模具230中。上部構件234在模具230中提供，在所示出的該實現中，模具包括硅橡膠，但是在一些實現當中，這可以被略去。硅橡膠可以充當脫模劑。模具腔體232用模具合成物58填充，從而在單個面板內形成多個CSP 26。
[0077]然后，面板從模具230中被除去，如圖15中所示。然后，第一引線框架222的基部224和第二引線框架226的基部228被除去，諸如，作為非限制例，通過化學蝕刻過程，從而暴露弓丨線38、48的第二表面44、54，如圖16中所示，并且CSP 26被切單，如圖17中所示，諸如，作為非限制例，通過使用鋸子或穿孔切單。在特定的實現中，基部224和基部228可以由銅制成。
[0078]如以上所指示的，類似的過程可以被用來形成其中具有兩個或更多個管芯的多個CSP 96，區別在于，在兩個管芯的情況下，將添加附加的步驟把第二管芯104的第二表面108耦合到第一管芯98的第二表面102-剩余的步驟將相同或非常相似-例如，每個第二引線126的第一表面128將附著到第二管芯104的第一表面106，而不是附著到第一管芯98，等等。而且，如以上所指示的，類似的過程可以被用來形成CSP 168，區別在于，將在管芯170的一側上需要附加的引線。例如，第二引線框架226可以具有被配置為耦合到每個管芯170的兩個引線。因此，對于每個管芯170，第一引線框架222將包括第一引線182并且第二引線框架226將包括第二引線192和第三引線202。在這種方法中，每個管芯170將在管芯170的第一表面172處并且在由第三引線202的第一表面204形成的第四平面206處機械并電耦合到第三引線202中的一個。該過程的剩余部分將與之前在本文檔中描述的相同或非常相似。
[0079]現在參考圖18-23(參考圖3)，示出了用于形成多個CSP 26的另一個過程。這個過程也可以被用于形成多個CSP 96。現在參考圖18，提供了包括多個部分蝕刻位置238的第一引線框架236。在一些實現中，部分蝕刻引線框架可以被稱為“半蝕刻”。在將有效地變成第一引線38的第一表面40的位置處，每個管芯4的第一表面6利用導電粘合劑34耦合到位于兩個部分蝕刻位置238之間的第一引線框架236，如圖19中所示，每個第一引線38的第一表面40形成第一平面42。然后，第二引線框架240利用導電粘合劑36耦合到每個管芯4的第二表面8，如圖20中所示。第二引線框架240包括多個部分蝕刻位置242，在所示出的實現中，這些蝕刻位置與部分蝕刻位置238對準。在管芯4的第二表面8處并且在第二引線48的第一表面50處，每個管芯4耦合到第二引線48中的一個，每個第二引線48的第一表面50形成第二平面52。
[0080]組件被放在具有模具腔體248的模具246中，如圖25中所示，模具246還具有上部構件250，在所示出的實現中，上部構件是硅橡膠。然后，模具腔體248用模具合成物58填充，從而在單個面板中形成多個CSP 26。在實現當中，上部構件250可以防止模具合成物58填充部分蝕刻位置242。
[0081]然后，面板可以從模具246被除去，如圖21中所示。鍍層244可以應用到第一和第二引線框架236、240的部分(但是這也可以在過程當中更早或更晚進行，諸如利用預先電鍍的框架或者在封裝切單之后應用鍍層)，并且單個的CSP 26可以如圖23中所示那樣被切單，諸如，作為非限制例，通過在與部分蝕刻位置238、242對應的位置處使用鋸子或穿孔切單。相應地，在這種方法實現中，一旦面板被切單，分別是部分蝕刻位置238與242之間引線框架236、240本身的部分就形成CSP 26的引線38、48。
[0082]如以上所指示的，類似的過程可以被用來形成多個CSP96(包含兩個或更多個管芯)，區別在于將添加附加的步驟，以便把第二管芯104耦合到第一管芯98。在這種實現中，多個第二管芯104將在每個第二管芯104的第一表面106處并且在每個第二引線126的第一表面128處機械并電耦合到多個第二引線126。每個第二管芯104將在第一管芯98的第二表面102處和第二管芯104的第二表面108處機械并電耦合到第一管芯98中的一個，并且每個第一管芯98將僅通過第二管芯104中的一個電耦合到第二引線126中的一個。剩余的步驟將與本文檔中所公開的那些相同或非常相似。
[0083]參考圖26-27，在形成半導體封裝的方法的各種實現中，根據圖18_23和25所示的過程修改的過程可以被用來形成多個CSP 168。在這個過程中，參考圖26，第一引線框架252具有多個部分蝕刻位置254并且可以基本上與第一引線框架236相同或非常相似。管芯170利用導電粘合劑176耦合到第一引線框架252。第二引線框架256包括多個部分蝕刻位置258，但是與第二引線框架240不同，因為第二引線框架256還包括多個間隙259(也見于圖27中)。間隙259隔開第二引線192與第三引線202。
[0084]讀者可以認識到，在看圖26時，這個橫截面視圖沒有示出，在附著到多個管芯170之前，由于間隙259的存在，第二引線框架256可以如何保持到一起。在實現當中，第二引線框架256具有拉桿260，它把第二弓I線框架256的部分在間隙259中耦合到一起。為了說明，拉桿260的代表性例子在圖27中示出，以示出拉桿與第二引線和第三引線的關系，因為難以在圖26的視圖中示出它們，但是在實際當中，拉桿260將在切單過程中被除去并且當CSP 168安裝到母板時是不存在的。拉桿260把第二引線框架256的各個部分耦合到一起，例如沿著圖26中通過頁面(或者穿出頁面)的方向。在一些實現中，第二引線框架256可以只包括拉桿260而不包括部分蝕刻位置258，部分蝕刻位置258由拉桿260代替并且第二引線192和第三引線202僅僅通過拉桿260的網保持到一起。
[0085]就像關于其它過程，一旦第二引線框架256已經利用導電粘合劑178、180附著到多個管芯170，組件就可以放到具有模具腔體264的模具262中。模具262還可以具有上部構件266，在所示出的實現中，上部構件可以是硅橡膠。模具腔體264可以用模具合成物210填充，從而在單個面板中形成多個CSP 168。模具合成物210可以填充間隙259以及，在實現中，部分蝕刻位置258(但是，在實現中，上部構件266可以防止模具合成物210填充部分蝕刻位置258)。然后，模制面板可以從模具262中被除去并且切單，諸如，作為非限制例，通過穿孔或鋸子切單，以便通過在與部分蝕刻位置254、258對應的位置處切單來形成多個單個的CSP168。相應地，在這個過程中，一旦面板被切單，實際上分別是部分蝕刻位置254與258之間引線框架252、256它們自身的部分就形成CSP 168的引線182、192、202。
[0086]CSP 26、96、168的實現的基本和新穎特征的一個是任何引線接合的排除，這允許CSP減小的尺寸并且，相應地，更少的故障機制。CSP 26、96、168的實現的基本和新穎特征的另一個是CSP以從常規安裝配置旋轉九十度安裝到母板，這允許CSP減小的尺寸。形成CSP26、96、168的方法的實現的基本和新穎特征的一個是排除了把任何引線接合耦合到CSP的元件的步驟，這允許CSP減小的尺寸和更少的故障機制。形成CSP 26、96、168的方法的實現的基本和新穎特征的另一個是以從常規安裝配置旋轉九十度把CSP安裝到母板，這允許CSP減小的尺寸。
[0087]在實現中，CSP26、96、168可以與其它CSP 26、96、168堆疊。CSP 26、96、168可以通過除去薄管芯處理的需求來增強處理并且，與常規設備相比，CSP還可以被熱增強(或者，換句話說，在從管芯耗散熱量時更有效)。在本文所討論的CSP的實現當中，電鍍鍍層的使用可以包括錫(Sn)電鍍并且電鍍步驟之前可以是銅蝕刻，以幫助引線接受Sn電鍍。在實現中，CSP 26、96、168可以無需薄晶圓處理并且無需使用任何引線接合就形成，這是有用的，因為常規的封裝微型化受薄晶圓處理(大約50-75微米)和低環引線接合的限制。引線38、48、116、126、182、192、202可以在實現中，作為非限制例，由預先電鍍的框架、夾子、蓋子、復合焊料預制或半蝕刻銅框架形成。
[0088]在實現中，引線框架222、226當中一個或多個可以是具有預先電鍍的引線的LLGA框架。導電粘合劑14、34、36、88、110、112、114、176、178、180當中一個或多個或全部可以包括晶圓背面涂層(WBC)并且在這種情況下可以不需要管芯附接(DA)粘合劑。在實現中，第二引線框架226、240、256可以具有分別比第一引線框架222、236、252小的尺寸，如可以在圖中看到的(并且也是通過頁面)，和/或可以由預先電鍍的框架、夾子、蓋子、復合焊料預制或半蝕刻銅框架形成。
[0089]在實現中，形成芯片級封裝(CSP)的方法包括:在每個第一引線的第一表面處并在每個管芯的第一表面處，把多個管芯機械并電耦合到第一引線框架的多個第一引線，每個第一引線的第一表面形成第一平面并且第一引線框架包括基部;在每個第二引線的第一表面處并在每個管芯的第二表面處，把多個管芯機械并電耦合到第二引線框架的多個第二引線，每個第二引線的第一表面形成第二平面并且第二引線框架具有基部，其中管芯的第二表面在與該管芯的第一表面相對的該管芯的一側上;利用模具合成物至少部分地封裝每個管芯；除去第一引線框架的基部和第二引線框架的基部，從而形成多個CSP;以及切單多個CSP，其中每個CSP被配置為使得，當CSP耦合到母板時，每個第一引線的第一平面和每個第二引線的第二平面與由母板形成的第三平面基本上垂直。
[0090]在實現中，母板的第三平面包括母板的最大平面表面。
[0091]在實現中，每個管芯是第一管芯，并且方法還包括把多個第二管芯機械并電耦合到多個第二引線，其中，在第二管芯的第一表面處并在第二引線的第一表面處，每個第二管芯機械并電耦合到第二引線中的一個，該方法還包括，在第二管芯的第二表面處并在第一管芯的第二表面處，把每個第二管芯機械并電耦合到第一管芯中的一個，并且其中每個第一管芯僅通過第二管芯中的一個電耦合到第二引線中的一個。
[0092]在實現中，以上方法還包括把多個管芯機械并電耦合到多個第三引線，第三引線耦合到第二引線框架的基部，其中，在管芯的第二表面處并在由第三引線的第一表面形成的第四平面處，每個管芯機械并電耦合到第三引線中的一個，該方法還包括，當CSP耦合到母板時，每個第三引線的第四平面與母板的第三平面基本上垂直地取向。
[0093]在實現中，CSP不包括引線接合。
[0094]在實現中，形成芯片級封裝(CSP)的方法包括:把多個管芯機械并電耦合到第一引線框架的多個第一引線，第一引線框架具有多個部分蝕刻位置，在管芯的第一表面處并在第一引線的第一表面處，每個管芯耦合到第一引線中的一個，每個第一引線的第一表面形成第一平面;把多個管芯機械并電耦合到第二引線框架的多個第二引線，第二引線框架包括多個部分蝕刻位置，在管芯的第二表面處并在第二引線的第一表面處，每個管芯耦合到第二引線中的一個，每個第二引線的第一表面形成第二平面，其中每個管芯的第二表面在與該管芯的第一表面相對的管芯的一側上;利用模具合成物至少部分地封裝每個管芯；以及切單第一引線框架、模具合成物和第二引線框架，以形成多個芯片級封裝(CSP);其中，當CSP耦合到母板時，每個第一引線的第一平面和每個第二引線的第二平面與由母板形成的第三平面基本上垂直地取向。
[0095]在實現中，母板的第三平面包括母板的最大平面表面。
[0096]在實現中，每個管芯是第一管芯并且方法還包括，在每個第二管芯的第一表面處并在每個第二引線的第一表面處，把多個第二管芯機械并電耦合到多個第二引線，其中，在第一管芯的第二表面處和第二管芯的第二表面處，每個第二管芯機械并電耦合到第一管芯中的一個，并且其中每個第一管芯僅通過第二管芯中的一個電耦合到第二引線中的一個。
[0097]在實現中，CSP不包括引線接合。
[0098]在實現中，根據本文所公開的實現形成芯片級封裝(CSP)的方法包括:把管芯機械并電耦合到第一引線，第一引線包括在第一引線框架中，第一引線框架具有多個部分蝕刻位置;把管芯機械并電耦合到第二引線，第二引線包括在第二引線框架中并且耦合到第二引線框架的拉桿;在管芯的第二表面處并在由第三引線的第一表面形成的第四平面處，把管芯機械并電耦合到第三引線，第三引線包括在第二引線框架中并且耦合到第二引線框架的拉桿;至少部分地利用模具合成物封裝管芯和第二引線框架；以及切單第一引線框架、模具合成物和第二引線框架的拉桿，以形成芯片級封裝(CSP)，其中，當CSP耦合到母板時，第三引線的第四平面與由母板形成的第三平面基本上垂直地取向。
[0099]在以上描述指芯片級封裝和相關方法的特定實現以及實現部件、子部件、方法和子方法的地方，應當很容易認識到，在不背離其精神的情況下，可以進行多種修改，并且這些實現、實現部件、子部件、方法和子方法可以應用到其它芯片級封裝和相關方法。
【主權項】
1.一種芯片級封裝，其特征在于包括: 管芯； 第一引線，在所述第一引線的第一表面處機械并電耦合到所述管芯的第一表面，所述第一引線的所述第一表面形成第一平面并且所述第一引線的第二表面形成第五平面，在所述第一平面與所述第五平面之間存在所述第一引線的厚度； 第二引線，在所述第二引線的第一表面處機械耦合到所述管芯的第二表面，所述第二引線的所述第一表面形成第二平面并且所述第二引線的第二表面形成第四平面，在所述第二平面與所述第四平面之間存在所述第二引線的厚度；以及 模具合成物，至少部分地封裝所述管芯，其中所述管芯、第一引線、第二引線和模具合成物形成芯片級封裝； 其中，當所述芯片級封裝在所述第一引線的所述厚度和所述第二引線的所述厚度處耦合到母板時，所述第一引線的所述第一平面和所述第二引線的所述第二平面與由所述母板形成的第三平面基本上垂直地取向。2.如權利要求1所述的芯片級封裝，其特征在于，所述母板的所述第三平面包括所述母板的最大平面表面。3.如權利要求1所述的芯片級封裝，其特征在于，所述第一引線的所述第一平面包括所述第一引線的最大平面表面，并且其中所述第二引線的所述第二平面包括所述第二引線的最大平面表面。4.如權利要求1所述的芯片級封裝，其特征在于，所述管芯的所述第二表面在與所述管芯的所述第一表面相對的所述管芯的一側上。5.如權利要求1所述的芯片級封裝，其特征在于，所述管芯包括第一管芯，并且其中所述芯片級封裝還包括在第二管芯的第一表面處機械并電耦合到所述第二引線的所述第一表面的第二管芯，所述第二管芯在所述第二管芯的第二表面處并在所述第一管芯的所述第二表面處機械并電耦合到所述第一管芯，其中所述第一管芯僅通過所述第二管芯電耦合到所述第二引線。6.如權利要求1所述的芯片級封裝，其特征在于，所述第一引線和所述第二引線在所述芯片級封裝的相對表面上。7.如權利要求1所述的芯片級封裝，其特征在于，所述芯片級封裝不包括引線接合。8.一種芯片級封裝，其特征在于包括: 管芯； 第一引線，在所述第一引線的平面的第一表面處機械并電耦合到所述管芯的第一表面，所述第一引線包括在所述第一引線的與所述第一引線的所述平面的第一表面相對的一側上的平面的第二表面，所述第一引線包括在所述第一引線的所述平面的第一表面和所述第一引線的所述平面的第二表面之間的厚度； 第二引線，在所述第二引線的平面的第一表面處機械并電耦合到所述管芯的第二表面，所述第二引線包括在所述第二引線的與所述第二引線的所述平面的第一表面相對的一側上的平面的第二表面，所述第二引線包括在所述第二引線的所述平面的第一表面和所述第二引線的所述平面的第二表面之間的厚度；以及 模具合成物，至少部分地封裝所述管芯，其中所述管芯、第一引線、第二引線和模具合成物形成芯片級封裝； 其中，當所述芯片級封裝耦合到母板時，所述第一引線的厚度和所述第二引線的厚度被配置為耦合到所述母板。9.如權利要求8所述的芯片級封裝，其特征在于，所述第一引線的厚度和所述第二引線的厚度與所述母板的最大平面表面基本上平行。10.如權利要求8所述的芯片級封裝，其特征在于，所述芯片級封裝不包括引線接合。
【文檔編號】H01L23/49GK205564734SQ201520769840
【公開日】2016年9月7日
【申請日】2015年9月30日
【發明人】B·W·豐, 王松偉, H·K·劉
【申請人】半導體元件工業有限責任公司