數據存儲裝置及其操作方法與數據處理系統的制作方法
【專利說明】
[0001] 相關申請的交叉引用
[0002] 本申請要求于2014年12月23日在韓國知識產權局提交的韓國專利申請No. 10-的優先權，該申請的全部內容以引用方式并入本文中。
技術領域
[0003] 本發明構思的實施例涉及一種數據存儲裝置、其操作方法和包括該數據存儲裝置 的數據處理系統，更具體地說，涉及一種包括表的數據存儲裝置，所述表存儲針對在預定時 段輸入的地址的壓縮值作為用于補償初始閾電壓的漂移的值。
【背景技術】
[0004] 用于存儲數據的存儲器裝置可劃分為易失性存儲器裝置和非易失性存儲器裝置。 存儲器裝置的特性會隨著使用環境、使用次數和/或使用時間而變化。
[0005] 閃速存儲器裝置是在單個編程操作中對多個存儲器單元進行擦除或編程的電可 擦除可編程只讀存儲器(EEPR0M)的示例。在利用浮置柵極技術的閃速存儲器裝置中，就可 靠性而言，數據保持特性和質量不劣化的編程-擦除(P/E)循環的次數（即，耐久性)是重要 問題。
[0006] 在位于閃速存儲器裝置內的閃速存儲器單元中存儲的電荷或電子會通過各種失 效機制從浮置柵極泄漏，所述失效機制諸如通過有缺陷的極間絕緣膜的熱離子發射、電荷 擴散、離子雜質或編程干擾應力。這種泄漏將導致閾電壓的降低。
[0007] 重復的P/E循環對閃速存儲器單元的存儲器晶體管氧化膜造成應力，并且該應力 會在閃速存儲器單元中導致失效。閃速存儲器單元的閾電壓會由于該應力而漂移(增大或 減小）。例如，電子會從經編程的閃速存儲器單元的浮置柵極泄漏。因此，經編程的閃速存儲 器單元的閾電壓分布會朝著更低的電壓漂移。
[0008] 閃速存儲器單元的初始閾電壓會具有基于工藝和設計目標的有限分布。然而，初 始閾電壓的分布根據使用環境、使用次數和/或使用時間而改變。當在包括閃速存儲器單元 的存儲器裝置上執行編程操作或讀操作時，需要適當地控制初始閾電壓分布。當沒有適當 地控制初始閾電壓分布時，在存儲器裝置上不能適當地執行程序或讀操作。

【發明內容】

[0009] 本發明構思的各個實施例提供了一種數據存儲裝置、一種操作所述數據存儲裝置 的方法，以及包括所述數據存儲裝置的數據處理系統，所述數據存儲裝置包括存儲針對在 預定時段輸入的地址的壓縮值作為用于補償初始閾電壓漂移的值的表，以確保合適的操 作。
[0010] 根據本發明構思的實施例，提供了一種操作數據存儲裝置的方法，其能夠補償多 個存儲器單元的初始閾電壓漂移。該方法包括:產生針對第一寫地址的第一壓縮值，所述第 一寫地址對應于在不同的時間間隔中的第一時間間隔期間輸入的第一寫請求；以及將第一 壓縮值存儲在多個表中的第一表中。
[0011] 將第一壓縮值存儲在第一表中的步驟可包括:利用對應于第一寫請求的第一時間 戳從所述多個表中選擇第一表;以及將第一壓縮值存儲在選中的第一表中。
[0012] 所述方法還可包括步驟:產生針對讀地址的第二壓縮值，所述讀地址對應于在所 述不同的時間間隔中的第二時間間隔期間輸入的讀請求;在所述多個表中搜索存儲了與第 二壓縮值相同的第一壓縮值的第一表;基于第一表的索引補償所述存儲器單元的初始閾電 壓漂移；以及利用對應于補償后的初始閾電壓漂移的讀電壓執行對應于所述讀請求的讀操 作。所述不同的時間間隔可分別對應于所述多個表。
[0013] 可基于對應于讀請求的第二時間戳和第一表的索引執行補償初始閾電壓漂移的 步驟。另外，補償初始閾電壓漂移的步驟可包括:基于第二時間戳和第一表的索引產生控制 碼;將所述控制碼存儲在包括所述多個存儲器單元的存儲器中；以及利用存儲在存儲器中 的控制碼補償所述存儲器單元的初始閾電壓漂移。
[0014] 可利用一個哈希值產生器產生第一壓縮值和第二壓縮值中的每一個。第一壓縮值 和第二壓縮值可分別為從不同的哈希值產生器輸出的第一哈希值和第二哈希值。
[0015] 所述方法還可包括步驟:周期性地初始化所述多個表。另外，所述方法還可包括步 驟：當所述數據存儲裝置包括三維閃速存儲器時，將對應于第一寫請求的第一寫數據寫至 包括所述存儲器單元的三維閃速存儲器。
[0016] 根據本發明構思的其它實施例，提供了一種數據存儲裝置，其包括存儲器和控制 器。所述存儲器包括多個存儲器單元。所述控制器配置為補償存儲器單元的初始閾電壓漂 移。所述控制器包括補償電路，所述補償電路配置為產生針對第一寫地址的第一壓縮值，所 述第一寫地址對應于在不同的時間間隔中的第一時間間隔期間輸入的第一寫請求，并且將 第一壓縮值存儲在多個表中的第一表中。
[0017] 所述補償電路可包括:壓縮值產生電路，其配置為產生針對第一寫地址的第一壓 縮值；以及搜索電路，其配置為利用對應于第一寫請求的第一時間戳從所述多個表中選擇 第一表，并且將第一壓縮值存儲在選中的第一表中。所述不同的時間間隔可分別對應于所 述多個表。
[0018] 所述壓縮值產生電路可產生針對讀地址的第二壓縮值，所述讀地址對應于在所述 不同的時間間隔中的第二時間間隔期間輸入的讀請求。所述搜索電路可在所述多個表中搜 索存儲了與第二壓縮值相同的第一壓縮值的第一表。
[0019] 所述壓縮值產生電路可利用至少一個哈希值產生器產生包括至少一個哈希值的 第一壓縮值以及包括至少一個第二哈希值的第二壓縮值。
[0020] 所述搜索電路可將第一表的索引輸出作為搜索結果。另外，所述控制器還可包括： 判定電路，其配置為利用對應于讀請求的第二時間戳以及第一表的索引產生控制碼；以及 中央處理單元(CPU)，其配置為響應于控制碼輸出用于補償初始閾電壓漂移的補償碼。所述 存儲器可利用從CPU輸出的補償碼補償存儲器單元的初始閾電壓漂移，利用對應于補償后 的初始閾電壓漂移的讀電壓從存儲器單元讀取對應于讀命令的數據，并且將數據輸出至控 制器。
[0021] 所述控制器還可包括構造為存儲所述多個表的內部存儲器，并且所述控制器可周 期性地初始化所述表。
[0022] 根據本發明構思的其它實施例，提供了一種數據處理系統，其包括如上所述的數 據存儲裝置以及配置為控制所述數據存儲裝置的操作的主機。
[0023] 在數據處理系統的情形中，所述補償電路可包括:壓縮值產生電路，其配置為產生 針對第一寫地址的第一壓縮值；以及搜索電路，其配置為利用對應于第一寫請求的第一時 間戳從所述多個表中選擇第一表，并且將第一壓縮值存儲在選中的第一表中。所述不同的 時間間隔可分別對應于所述多個表。
[0024] 所述壓縮值產生電路可產生針對讀地址的第二壓縮值，其對應于在所述不同的時 間間隔中的第二時間間隔期間輸入的讀請求，并且所述搜索電路可在所述多個表中搜索存 儲了與第二壓縮值相同的第一壓縮值的第一表。
[0025] 所述搜索電路可將第一表的索引輸出作為搜索結果。另外，所述控制器還可包括： 判定電路，其配置為利用對應于讀請求的第二時間戳和第一表的索引產生控制碼；以及 CPU，其配置為響應于控制碼輸出用于補償初始閾電壓漂移的補償碼。所述存儲器可利用從 CPU輸出的補償碼來補償存儲器單元的初始閾電壓漂移，利用對應于補償后的初始閾電壓 漂移的讀電壓從存儲器單元讀取對應于讀命令的數據，并且將數據輸出至控制器。
[0026]所述存儲器可具有包括所述多個存儲器單元的三維存儲器陣列。所述三維存儲器 陣列可包括非易失性存儲器，其以單片方式形成在具有設置在硅襯底上的有源區域的存儲 器單元的一個或多個物理層級中。所述三維存儲器陣列可包括存儲器單元，存儲器單元中 的每一個包括電荷俘獲層。
[0027] 根據本發明構思的其它實施例，提供了一種數據存儲裝置，其包括存儲器和控制 器。所述存儲器包括多個存儲器單元。所述控制器配置為響應于控制碼補償存儲器單元的 初始閾電壓漂移。所述控制器包括CPU，其配置為產生針對第一寫地址的第一壓縮值，所述 第一寫地址對應于在不同的時間間隔中的第一時間間隔期間輸入的第一寫請求，并且將第 一壓縮值存儲在多個表中的第一表中。所述CHJ包括:壓縮值產生模塊，其配置為產生針對 第一寫地址的第一壓縮值以及針對讀地址的第二壓縮值，所述讀地址對應于在所述不同的 時間間隔中的第二時間間隔期間輸入的讀請求;搜索引擎，其配置為利用對應于第一寫請 求的第一時間戳從所述多個表中選擇第一表，并且將第一壓縮值存儲在選中的第一表中， 其中，所述不同的時間間隔分別對應于所述多個表；以及判定模塊，其配置為利用對應于讀 請求的第二時間戳和第一表的索引產生控制碼。
【附圖說明】
[0028] 通過以下結合附圖進行的描述將更加清楚地理解本發明構思的示例性實施例，其 中：
[0029] 圖1是根據本發明構思的實施例的數據處理系統的框圖；
[0030] 圖2是根據本發明構思的實施例的圖1所示的補償電路的框圖；
[0031]圖3是根據本發明構思的實施例的圖2所示的處理第一寫地址的哈希值產生電路 的操作的概念圖；
[0032]圖4是根據本發明構思的實施例的圖2所示的處理第二寫地址的哈希值產生電路 的操作的概念圖；
[0033]圖5是根據本發明構思的實施例的圖2所示的處理讀地址的哈希值產生電路的操 作的概念圖；
[0034] 圖6是初始閾電壓分布隨時間的漂移的概念圖；
[0035] 圖7是根據本發明構思的實施例的存儲在哈希表中的針對寫地址的壓縮值的時間 間隔的概念圖；
[0036] 圖8是根據本發明構思的實施例的用于補償初始閾電壓分布漂移的表的概念圖；
[0037] 圖9是根據本發明構思的另一實施例的數據處理系統的框圖；
[0038]圖10是根據本發明構思的實施例的在圖1所示的中央處理單元(CPU)中運行的補 償模塊的操作的概念圖；
[0039] 圖11是根據本發明構思的實施例的圖1或圖9所示的第二存儲器的框圖；
[0040] 圖12是根據本發明構思的實施例的在圖1或圖9所示的數據存儲裝置中執行的寫 操作的流程圖；
[0041] 圖13是根據本發明構思的實施例的在圖1或圖9所示的數據存儲裝置中執行的讀 操作的流程圖；
[0042] 圖14是在常規方法和根據本發明構思的各個實施例的方法中使用的存儲器容量 的示圖；
[0043] 圖15是示出根據本發明構思的各個實施例的地址的定義的示圖；以及
[0044] 圖16是包括根據本發明構思的實施例的圖1或圖9所示的數據存儲裝置的數據中 心的框圖。
【具體實施方式】
[0045] 將參照以下描述和附圖詳細描述實施例。然而，本發明構思可按照各種不同形式 實現，并且不應理解為僅限于本文闡述的實施例。相反，提供這些實施例作為示例，是為了 使得本公開將是徹底和完整的，并且將把本發明構思的范圍完全傳遞給本領域普通技術人 員之一。因此，對于一些實施例而言，將不再描述已知的工藝、元件和技術。除非另有說明， 否則相同的附圖標記在附圖和撰寫的描述中始終指代相同的元件，因此將不重復描述。在 附圖中，為了清楚起見，可放大層和區的尺寸和相對尺寸。
[0046] 應該理解，當一個元件被稱作"連接至"或"結合至"另一元件時，所述一個元件可 直接連接至或結合至所述另一元件，或者可存在中間元件。相反，當一個元件被稱作"直接 連接"或"直接結合"至另一元件時，則不存在中間元件。如本文所用，術語"和/或"包括相關 所列項之一或多個的任何和所有組合，并且可簡寫為7"。
[0047]應該理解，雖然本文中可使用術語例如第一、第二