用于多核處理器的可調諧多層次stt-mram高速緩存的制作方法
【技術領域】
[0001] 本公開一般涉及自旋轉移矩磁阻隨機存取存儲器（STT-MRAM)高速緩存。更具體 而言，本公開涉及在多核處理器中關聯并調諧STT-MRAM高速緩存。
【背景技術】
[0002] 通常，多核處理器（諸如丨ntelK C〇re?i7處理器）具有多層次存儲器階層體系。多 核處理器中的每個核可以具有專用的高速緩存階層體系（第1級（LI)-第2級（L2))并且 也可以共享低級高速緩存（第3級（L3))。低級高速緩存往往具有增加的芯片面積，并且因 此，低級高速緩存往往會增加與多核處理器相關聯的成本。
[0003] 在一些現有技術系統中，嵌入式高速緩存（例如，L1-L3)往往利用靜態隨機存取 存儲器（SRAM)。SRAM可以是可取的，因為它是邏輯兼容并且快速的。不過，SRAM具有大尺 寸面積，這導致高成本，并且進一步，SRAM往往會漏泄功率。因此，至少由于增加的成本和 功耗，為多核處理器的低級高速緩存使用SRAM可能是不可取的。
[0004] 其他現有技術系統可以具有混合高速緩存（例如，穿硅堆疊（TSS)或者疊成封裝 (PoP))。混合高速緩存是指在諸高速緩存級中利用不同類型的存儲器的系統。混合高速緩 存可以配置為級間混合高速緩存、級內混合高速緩存、或者三維（3D)混合高速緩存。
[0005] 圖1解說了現有技術級間混合高速緩存100的示例。如圖1中所解說的，核102 (其 包括LI)和L2高速緩存104可以使用SRAM，并且L3高速緩存106可以使用不同類型的存 儲器，諸如嵌入式動態隨機存取存儲器（eDRAM)、MRAM或者相變隨機存取存儲器（PRAM)。級 間混合高速緩存100不限于圖1中討論的存儲器類型并且可以為每個高速緩存層102-106 使用各種存儲器類型。
[0006] 圖2解說了現有技術級內混合高速緩存200的示例。如圖2中所解說的，核202 (具 有LI)和第一 L2高速緩存204可以使用SRAM。具體而言，第一 L2高速緩存204可以針對 高速存儲器來配置，并且因此，第一 L2高速緩存204可以利用SRAM。此外，第二L2高速緩 存206可以針對慢速存儲器來配置，并且因此，第二L2高速緩存206可以是類型不同于在 第一 L2高速緩存204中使用的存儲器類型的存儲器。例如，第二L2高速緩存206可以使 用eDRAM、MRAM或者PRAM。級內混合高速緩存200不限于圖2中解說的存儲器類型并且可 以為每個高速緩存層202-206利用各種存儲器類型。
[0007] 級間或級內混合高速緩存可以使用各種存儲器技術。不過，級間高速緩存和級內 混合高速緩存是復雜的，并且由于各種存儲器技術的單片集成而具有增加的制造成本。因 此，由于增加的成本和復雜度，對多核處理器的低級高速緩存使用級間或級內混合高速緩 存是不可取的。
[0008] 圖3解說了現有技術3D混合高速緩存300的示例。如圖3中所解說的，核302 (具 有LI)和第一 L2高速緩存304可以使用SRAM。此外，第二L2高速緩存306可以配置成利 用慢速存儲器，并且因此，第二L2高速緩存306可以利用不同類型的存儲器，諸如eDRAM、 MRAM或者PRAM。此外，核302、第一 L2高速緩存304和第二L2高速緩存306可以全都被定 義在單塊芯片上。L3高速緩存308可以使用諸如PRAM之類的存儲器，并且可以定義在單 獨管芯上，該單獨管芯連接到包括核302、第一 L2高速緩存304以及第二L2高速緩存306 的芯片。即，L3高速緩存308在與包括核302、第一 L2高速緩存304以及第二L2高速緩存 306的層不同的層（例如，芯片）上。
[0009] 由于在多個層中使用異構存儲器以及在已知良好的管芯中使用高密度存儲器，3D 混合高速緩存會是可取的。不過，3D混合高速緩存指定了堆疊式的多管芯解決方案。相應 地，由于堆疊式的管芯，3D混合高速緩存會增加成本。此外，管芯的堆疊也增加了開銷（例 如，成本，可靠性）。
[0010] 概述
[0011] 根據本公開的一方面，給出了一種多核處理器。該多核處理器包括第一自旋轉移 矩磁阻隨機存取存儲器（STT-MRAM)高速緩存，該第一 STT-MRAM高速緩存與該多核處理器 的第一核相關聯并且根據第一屬性來調諧。該多核處理器進一步包括第二STT-MRAM高速 緩存，該第二STT-MRAM高速緩存與該多核處理器的第二核相關聯并且根據第二屬性來調 諧。
[0012] 根據另一方面，給出了一種多核處理器。該多核處理器包括第一存儲裝置，該第一 存儲裝置與該多核處理器的第一核相關聯并且根據第一屬性來調諧。該多核處理器還包 括第二存儲裝置，該第二存儲裝置與該多核處理器的第二核相關聯并且根據第二屬性來調 諧。
[0013] 根據另一方面，給出了一種用于在多核處理器中關聯高速緩存的方法。該方法包 括將第一自旋轉移矩磁阻隨機存取存儲器（STT-MRAM)高速緩存與該多核處理器的第一核 相關聯并且根據第一屬性來調諧。該方法還包括將第二STT-MRAM高速緩存與該多核處理 器的第二核相關聯并且根據第二屬性來調諧。
[0014] 根據另一方面，給出了一種制造用于多核處理器的高速緩存的方法。該方法包括 根據第一屬性來調諧第一自旋轉移矩磁阻隨機存取存儲器（STT-MRAM)高速緩存。該方法 還包括根據第二屬性來調諧第二STT-MRAM高速緩存。
[0015] 這已較寬泛地勾勒出本公開的特征和技術優勢以力圖使下面的詳細描述可以被 更好地理解。本發明的其他特征和優點將在下文描述。本領域技術人員應該領會，本發明 可容易地被用作改動或設計用于實施與本發明相同的目的的其他結構的基礎。本領域技術 人員還應認識到，這樣的等效構造并不脫離所附權利要求中所闡述的本發明的教導。被認 為是本發明的特性的新穎特征在其組織和操作方法兩方面連同進一步的目的和優點在結 合附圖來考慮以下描述時將被更好地理解。然而要清楚理解的是，提供每一幅附圖均僅用 于解說和描述目的，且無意作為對本發明的限定的定義。
[0016] 附圖簡述
[0017] 本公開的特征、本質和優點將因以下結合附圖闡述的具體描述而變得更加明顯。
[0018] 圖1-3解說了現有技術存儲器系統。
[0019] 圖4-5解說了根據本公開的一方面的利用STT-MRAM高速緩存的多層次多核處理 器。
[0020] 圖6解說了根據本公開的一方面的用于在多核處理器中關聯和調諧STT-MRAM高 速緩存的方法的框圖。
[0021] 圖7解說了其中可有利地采用本公開的實施例的示例性無線通信系統。
[0022] 圖8是解說根據本公開一方面的用于半導體組件的電路、布局以及邏輯設計的設 計工作站的框圖。
[0023] 詳細描述
[0024] 以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文 中所描述的概念的僅有的配置。本詳細描述包括具體細節以便提供對各種概念的透徹理 解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節也可實踐這些概念。在 一些實例中，以框圖形式示出眾所周知的結構和組件以避免湮沒此類概念。
[0025] 本公開的一個方面提供了對速度、功率和密度可調諧而同時降低了成本和復雜度 的低級高速緩存。在本公開的一個方面，描述了用于多核處理器的多層次STT-MRAM高速緩 存。
[0026] 與常規的隨機存取存儲器（RAM)芯片技術不同，在磁阻RAM(MRAM)中，數據不是作 為電荷來存儲的，而是取而代之通過存儲元件的磁極化來存儲的。這些存儲元件是從由隧 穿層分開的兩個鐵磁層形成的。這兩個鐵磁層中的一個（稱為固定層或者釘扎層）具有固 定在特定方向上的磁化。另一鐵磁磁性層（稱為自由層）具有可以被更改為表示"1"（當 自由層的磁化與固定層磁化反向平行時）或者"0"（當自由層的磁化與固定層磁化平行 時）的磁化方向。具有固定層、隧穿層和自由層的一種此類器件是磁性隧道結（MTJ)。MTJ 的電阻取決于自由層磁化和固定層磁化是彼此平行還是彼此反向平行。存儲器器件（諸如 MRAM)是從可個體尋址的MTJ的陣列構造的。
[0027] STT-MRAM是一種類型的MRAM。STT-MRAM的自由層磁化可以由穿過MTJ的電流來 切換。由此，STT-MRAM與使用磁場的常規MRAM是有區別的。STT-MRAM針對速度、功率、密度 和成本是可調諧的。STT-MRAM可以被定制以作為對用于低級高速緩存的存儲器的替換。此 外，STT-MRAM單元和宏可以用多個配置（例如，多層次）在單片管芯上制造，而不招致額外 的工藝步驟和花費。由此，期望利用STT-MRAM作為每個處理器核的多層次低級高速緩存。 應當注意，STT-MRAM不限于低級（L3)高速緩存，并且可以按需用于其他高速緩存層（例如， Ll 或 L2)。
[0028] 在多核處理器中，每個處理器核可以處理不同工作負載，并且因此，每個處理器核 可以指定不同類型的存儲器。例如，一個處理器核可以指定為高性能而調諧的存儲器，而第 二處理器核可以指定為低功率而調諧的存儲器。在典型的多核處理器中，低級高速緩存是 相同的電路系統，并且并不為每個核而調諧。根據當前方面，可以為每個處理器核調諧（例 如，定制）多層次STT-MRAM高速緩存，以使得定制的多層次STT-MRAM高速緩存可以改進每 個處理器核的效率，并且由此交付出改進的芯片級功率性能。根據一些方面，每個多層次 STT-MRAM可以由至少兩個處理