專利名稱：一種用于輻射成像用的數據獲取和控制電路及其方法
技術領域：
本發明涉及輻射檢測技術領域，具體涉及一種控制輻射成像探測器系統中，用于輻射成像用的數據獲取和控制電路及其方法。
背景技術：
隨著數字化探測器系統的不斷推廣，輻射成像系統所使用的數字 化探測器分系統的通道數不斷增加，對數據傳輸速率的要求不斷提高；同時在一些場合，比如快速檢查，要求系統工作頻率隨著被檢測物體(如車輛)的速度的改變而改變，因此需要研制新的數據獲取 和控制電路，以滿足較高的數據傳輸率和工作頻率不斷變換的需要。

發明內容
(一) 要解決的技術問題
本發明的目的是在200510086817.6號專利技術的基礎上做進一步的改進，提供一種探測器陣列的數據的輻射成像用數據獲取和控制 電路。200510086817.6號專利中涉及的探測器陣列的數據的輻射成像 用數據獲取和控制電路只能單獨使用，只能夠在較低的系統工作頻率 和較少的探測器通道的條件下工作，不具備外觸發功能。本專利在其 基礎上增加外同步和外觸發功能，使得探測器陣列的數據的輻射成像用數據獲取和控制電路不僅信號抗干擾能力強、結構簡單、數據的獲 取和傳輸方便，而且能多個數據獲取和控制電路進行并聯，從而能夠 完成對較多通道的探測器陣列的數據的采集工作，外同步功能保證獲 取的圖像數據的實時性，外觸發功能使得探測器陣列的數據的輻射成 像用數據獲取和控制電路能夠在其他分系統提供外觸發信號時按照該外觸發信號的頻率工作。
(二) 技術方案 為了達到上述目的，本發明采取以下技術方案
本發明為一種產生輸出為串行數據的數字化探測器電路工作所 需的控制信號，以及對其輸出數據進行釆集，同時和計算機通訊的數 據獲取和控制電路。 5 本發明的一個目的在于提供一種用于輻射成像的數據獲取和控
制電路，控制和數據獲取電路包括網絡單片機電路、FPGA(現場可 編程邏輯門陣列)數據存儲和控制信號時序產生電路，RS485接口及 緩沖驅動電路、觸發脈沖隔離驅動電路，加速器束流強度信號處理電 路，數據存儲電路，數據及控制信號緩沖和驅動電路，FPGA配置電 io 路，網絡單片機連接FPGA數據存儲和控制信號時序產生電路，FPGA 數據存儲和控制信號時序產生電路分別連接數據緩存器、緩沖驅動電 路、觸發脈沖隔離驅動電路、加速器束流強度信號處理電路。
本發明的另一個目的在于提供一種用于輻射成像用的數據獲取 和控制方法，其步驟過程如下
15 數字化探測器電路在接收到X射線后，將其接收到的信號轉化
為串行數據輸出；數據獲取和控制電路產生數字化電路工作所需的控 制信號，并讀取數字化電路輸出的串行數據，經串并變換、緩存后， 通過網絡電路與計算機通訊和數據傳輸，從而實現多通道探測器數據 的釆集；系統通道數超過一個數據獲取和控制電路所能連接的通道
20時，多個數據獲取和控制電路可以并聯工作，進一步提高系統通道數 的容量，并聯時由主數據獲取和控制電路發出同步信號，同時送到所 有從數據獲取和控制電路，來確保數據的同步。
多個數據采集和控制模塊可以并聯工作，進一步提高系統通道數 的容量；數據釆集和控制模塊可工作在外觸發模式，以配合被檢測物
25 體的速度可變時的圖像數據采集。由于使用上述設計，本發明具有電 路簡化、集成度高、可擴展性強、抗干擾能力強、數據傳輸率高、通 訊協議簡單、使用方便的優點。
(三)本發明的有益效果
1) 由于采取以上方案，數據和控制輸入、輸出為差分信號，大大
提高了抗干擾能力，且可以遠距離傳送；
2) 由于選用差分連接方式， 一個發送器可以帶載128個或更多的 5接收器，方便數據獲取和控制電路同時控制幾十個探測器電路；
3) 由于使用雙口 RAM存儲器，解決了單片機讀取數據與可編程 器件寫入數據速度不同引起的沖突，如當可編程器件將第一列探測器 電路存入雙口 RAM的指定地址1時，單片機可以同時讀取已存入雙 口 RAM指定地址2的數據；
4)加速器為強電設備，由于采用加速器同步脈沖隔離驅動電路，
大大減小加速器與該電路之間的電磁干擾；
5) 由于釆用網絡單片機，很方便的將數據信號以以太網的形式輸 送到圖像檢查分系統，方便對該數據獲取和控制電路進行控制；
6) 由于釆用可編程器件，方便的完成各種控制信號、時序的產生 15并對數據信號進行串并轉化和存儲，大大簡化了電路。
7) 由于多個數據采集與控制電路之間可通過同步信號線同步，多 個數據釆集與控制電路可同時傳輸探測器數據，大大提高了數據傳輸 率。
8) 由于數據采集與控制電路具備外觸發功能，可通過外部觸發信 20號來控制系統工作頻率，從而可適應被檢測物體速度變化時的圖像數
據采集。
下面結合附圖，對本發明的具體實施作進一步的詳細說明。對于 熟悉本技術領域的人員而言，從對本發明的詳細說明中，本發明的上 述和其他目的、特征和優點將顯而易見。


圖l為本發明的工作原理框圖2為網絡單片機電路圖3為FPGA工作原理圖4為數據和控制信號RS485差分電路圖5為觸發脈沖隔離驅動電路圖6為加速器東流強度信息處理電路圖7為數據存儲電路圖8為FPGA配置電路圖9為信號緩沖電路圖10為本發明的使用框圖ll為本發明的方法流程圖。
圖中，1、控制和數據獲取電路的電路；2、網絡單片機；3、 FPGA
數據存儲和控制信號時序產生電路；4、 RS485接口電路；5、觸發脈 沖隔離驅動電路；6、加速器束流強度信號處理電路；7、數據存儲電 路；8、數據及控制信號緩沖和驅動電路；9、東流強度信號電路；10、 以太網口RJ45; 11、同步輸出電路；12、同步輸入電路；13、外觸發 15 輸入電路；14、外觸發輸出電路；15、 FPGA配置電路。
具體實施例方式
本發明提出的用于輻射成像的數字化探測器電路及數據獲取電 路結合附圖和實施例說明如下。以下實施方式僅用于說明本發明，而 并非對本發明的限制，有關技術領域的普通技術人員，在不脫離本發
20明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等 同的技術方案也屬于本發明的范疇，本發明的專利保護范圍應由各項 權利要求限定。
參見圖l，本發明的實現原理框圖，虛線部分為實現本發明的控
制和數據獲取電路的電路l,包括網絡單片機2、 FPGA(現場可編程 25邏輯門陣列)數據存儲和控制信號時序產生電路3， RS485接口電路 4、觸發脈沖隔離驅動電路5，加速器東流強度信號處理電路6，數據 存儲電路7，數據及控制信號緩沖和驅動電路8與RS485接口電路4
同為一個方框，9是東流強度信號電路，IO是以太網口 RJ45,11是同 步輸出電路，12是同步輸入電路，13是外觸發輸入電路，14是外觸 發輸出電路，FPGA配置電路15。
其工作過程如下，網絡單片機通過以太網接收圖像檢查分系統的
啟動指令后，設置FPGA的工作參數并啟動FPGA數據存儲和控制信 號時序產生電路產生探測器電路工作所需的控制信號，通過信號緩沖 電路發出，加速器所需的同步觸發脈沖(即外觸發輸出信號)通過觸 發脈沖隔離驅動電路發送至加速器，然后控制獲取來自探測器電路的 信號；探測器電路信號經過差分和緩沖電路進入數據存儲和控制信號
時序產生電路(圖l)，其中數據信號經串并轉換電路將串行輸入的圖 像數據進行串并轉化后存儲到數據存儲電路，同時網絡單片機獲取已 存儲好在另 一指定地址的上一列圖像數據，存儲完該列探測器數據后， 向網絡單片機發生中斷，網絡單片機再獲取該列數據，同時以以太網 的形式發送上一列圖像數據，交替往復， 一列一列的圖像數據就被發
送至圖像檢查分系統進行處理并成像。當多個數據釆集與控制電路并 聯工作時，每個電路采集一列圖像數據中的一部分，電路之間通過同 步信號確保圖像數據的同步。如果被測物體的速度是變化的，則外觸 發信號由加速器給出，外觸發信號經過觸發脈沖隔離驅動電路，然后 進入數據存儲和控制信號時序產生電路(圖1),數據存儲和控制信號
時序產生電路依此產生探測器電路工作所需的控制信號。
下面對本發明具體電路的實施作進一步的說明。
參見圖2，控制和數據獲取電路的網絡單片機2，使用RCM3200 芯片，其具體實現電路，RCM3200的PA、 PB、 PE等端口與FPGA數 據存儲和控制信號時序產生電路相連，實現對FPGA的寄存器讀寫、 工作方式的控制，同時PA端口與數據緩存電路的DOL-D7L(參見圖 7)連接，用于數據的讀出。
參見圖3， FPGA數據存儲和控制信號時序產生電路3具體實現電
路，在本實施例中，FPGA使用的是EP1K30,從FPGA配置電路加載 配置數據，根據網絡單片機設置的寄存器內容，產生控制信號時序用 于控制數字化探測器電路工作并接收來自探測器電路陣列的數據、實 現數據的串并變換，同時產生對緩存的讀寫控制時序控制數據存儲電
5路的寫入和讀出，并產生同步控制時序。
參見圖4，數據和控制信號RS485差分電路4由N5-N11， N25 -N28 ( MAX3468 )，各芯片的濾波電容C17-C23、 C76-C77、 C80-C81 組成，將所需遠距離傳輸的信號轉化為RS485差分信號，大大增強抗 干擾能力。差分電路包含在RS485接口及緩沖驅動電路中，485接口進
10行差分信號傳輸。
參見圖5，觸發脈沖隔離驅動電路5，使用光藕實現隔離驅動，包 括型號為6N137的光電耦合芯片N12、 N22,和型號為B0505S的 DC-DC低壓隔離電源N21,以及濾波電容C71、 C72，上拉電阻Rll、 R19等。電源通過N21,同步觸發信號ACC通過光藕N12進行隔離，
15 通過上拉電阻R11選擇合適的輸出電流，提供給加速器與本電路完全 隔離的外觸發輸出信號；外觸發輸入信號經過光藕進行隔離，及電阻 R19調整輸出電流后產生與加速器完全隔離ACCI信號，進入數據和
控制信號緩沖及驅動電路。
參見圖6，是加速器束流強度信息處理電路6，加速器東流強度信
20 息處理電路包括型號為AD8605運算放大器N16,型號為AD7685的模 數轉換器N17，提供基準電壓型號為ADR435的芯片N15，以及起濾 波作用的電容C48, C49和電阻R17, R18。來自加速器表示加速器束 流強度的模擬電平信號由XS5輸入，SCK、 CNV信號與圖3中的N2 相連，將AD變換后強度數字信號SDO送至N2。
25
參見圖7，數據存儲電路7，數據存儲電路由型號為IDT70V06的
雙口 RAM芯片N3構成。A0R-A13R， D0R-D7R, OER，CER, A0L-A13L, R/WL， CEL 、 OEL等地址、控制、數據線連到FPGA芯片N2 (參見
10 圖3) ，D0L-D7L連到網絡單片機N1 (參見圖2)。
參見圖8， FPGA配置電路15， FPGA配置電路由型號為EPC2的 配置芯片N19,以及JTAG配置端口 XS1構成，FPGA中的配置數據 調試狀態下通過配置端口 XS1下載，工作狀態下在芯片上電時從配置 5 芯片N19中加載。
參見圖9，數據及控制信號緩沖及驅動電路8與RS485接口電路 4同為一個方框中的緩沖及驅動電路，數據和控制信號緩沖電路由型 號為74S244的八路三態緩沖芯片N4和N23構成，由于緩沖芯片本身 的回滯功能和強的驅動能力，能對數據和控制信號進行整形并增強驅 io 動能力。
參見圖IO，本發明的使用框圖。在本實施例中，圖所示為一個N 個數據獲取與控制電路的系統組成框圖，每個數據獲取與控制電路一 定數量的數字化探測器電路，其中O號數據獲取與控制電路為主電路， 其他為從電路。主電路可接收外觸發信號，根據外觸發信號或者計算 15機設置的系統工作頻率產生同步輸出，并通過同步信號線同時傳送到 所有的從電路，從電路接收主電路的同步輸出，以保證數據的同步。 所有的數據獲取與控制電路和計算機都通過網線連接的交換機，組成 一個局域網，實現數據通訊。
參見圖ll,本發明的方法流程圖，其步驟如下 20 步驟S1，網絡單片機通過以太網接收圖像檢查分系統的啟動指令;
步驟S2，設置FPGA的工作參數并啟動FPGA數據存儲和控制信 號時序產生電路產生探測器電路工作所需的控制信號，通過緩沖電路 和差分電路發出；
步驟S3，通過緩沖電路和差分電路將探測器電路工作所需的控制 25信號發出；
步驟S4，通過隔離驅動電路將加速器所需的同步觸發脈沖發送至
力口速器；
步驟S5，然后控制獲取來自探測器電路的信號；
步驟S6，來自探測器電路信號經過差分和緩沖電路進入數據存儲 和控制信號時序產生電路，其中數據信號經串并轉換電路將串行輸入 的圖像數據進行串并轉化后存儲到數據存儲電路；
步驟S7，網絡單片機獲取已存儲好在另一指定地址的上一列圖像數據，存儲完該列探測器數據后，向網絡單片機發出中斷信號；
步驟S8，網絡單片機再獲取該列數據，同時以以太網的形式發送上一列圖像數據，交替往復， 一列一列的圖像數據就被發送至圖像檢 查分系統進行處理并成像。
由此，釆用本實施例后的用于輻射成像的數據采集和控制電路， 具有電路簡化、集成度高、可擴展性強、抗干擾能力強、數據傳輸率 高、通訊協議簡單、使用方便的優點。
當然，本發明還可有其他實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員，可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發明的權利要求的保 護范圍。
權利要求
1.一種用于輻射成像的數據獲取和控制電路，控制和數據獲取電路包括網絡單片機電路、FPGA數據存儲和控制信號時序產生電路，RS485接口及緩沖驅動電路、觸發脈沖隔離驅動電路，加速器束流強度信號處理電路，數據存儲電路，數據及控制信號緩沖和驅動電路，FPGA配置電路，其特征在于，網絡單片機連接FPGA數據存儲和控制信號時序產生電路，FPGA數據存儲和控制信號時序產生電路分別連接數據緩存器、緩沖驅動電路、觸發脈沖隔離驅動電路、加速器束流強度信號處理電路。
2.根據權利要求l所述的用于輻射成像的數據獲取和控制電路，其特征在于，所述控制和數據獲取電路的網絡單片機電路與FPGA數 據存儲和控制信號時序產生電路相連，實現對FPGA的寄存器讀寫、 工作方式的控制，同時PA端口與數據緩存電路的連接，用于數據的讀 出。
3.根據權利要求1或2所述的用于輻射成像的數據獲取和控制電路，其特征在于，所述FPGA數據存儲和控制信號時序產生電路從 FPGA配置電路加載配置數據，根據網絡單片機設置的寄存器內容產 生控制信號時序，用于控制數字化探測器電路工作并接收來自探測器 電路陣列的數據、實現數據的串并變換，同時產生對緩存的讀寫控制20時序控制數據存儲電路的寫入和讀出，并產生同步控制時序。
4.根據權利要求l所述的用于輻射成像的數據獲取和控制電路， 其特征在于，所述RS485差分電路的接口電路，差分電路包含在RS485 接口及緩沖驅動電路中，將所需遠距離傳輸的信號轉化為RS485差分 信號，485接口進行差分信號傳輸。
5.根據權利要求l所述的用于輻射成像的數據獲取和控制電路，其特征在于，所述觸發脈沖隔離驅動電路，通過上拉電阻選擇合適的 輸出電流，提供給加速器與本電路完全隔離的觸發脈沖信號；外觸發輸入信號經過光藕進行隔離，及電阻調整輸出電流后產生與加速器完 全隔離ACCI信號，進入數據和控制信號緩沖及驅動電路。
6. 根據權利要求1所述的用于輻射成像的數據獲取和控制電路， 其特征在于，所述加速器束流強度信息處理電路包括運算放大器、模數轉換器、提供基準電壓的芯片，以及起濾波電容和電阻，用于將AD 變換后強度數字信號SDO送至N2。
7. 根據權利要求l所述的用于輻射成像的數據獲取和控制電路， 其特征在于，所述數據存儲電路將地址、控制、數據線連到FPGA芯片。
8.根據權利要求l所述的用于輻射成像的數據獲取和控制電路，其特征在于，所述FPGA配置電路由配置芯片以及配置端口構成， FPGA中的配置數據調試狀態下通過配置端口下載，工作狀態下在芯 片上電時從配置芯片中加載。
9. 根據權利要求l所述的用于輻射成像的數據獲取和控制電路，其特征在于，所述數據和控制信號緩沖電路由八路三態緩沖芯片構成，對數據和控制信號進行整形并增強驅動。
10. —種用于輻射成像的數據獲取和控制方法，其步驟如下 步驟S1,網絡單片機通過以太網接收圖像檢查分系統的啟動指令； 步驟S2,設置FPGA的工作參數并啟動FPGA數據存儲和控制信號時序產生電路產生探測器電路工作所需的控制信號，通過緩沖電路 和差分電路發出；步驟S3，通過緩沖電路和差分電路將探測器電路工作所需的控制信號發出；步驟S4，通過隔離驅動電路將加速器所需的同步觸發脈沖發送至力p速器；步驟S5，控制獲取來自探測器電路的信號；步驟S6,來自探測器電路信號經過差分和緩沖電路進入數據存儲和控制信號時序產生電路，其中數據信號經串并轉換電路將串行輸入 的圖像數據進行串并轉化后存儲到數據存儲電路；步驟S7,網絡單片機獲取已存儲好在另 一指定地址的上一列圖像數據，存儲完該列探測器數據后，向網絡單片機發生中斷；步驟S8，網絡單片機再獲取該列數據，同時以以太網的形式發送上一列圖像數據，交替往復， 一列一列的圖像數據就被發送至圖像檢 查分系統進行處理并成像。
全文摘要
本發明涉及輻射檢測技術領域，具體是用于輻射成像用的數據獲取和控制電路及方法。電路包括網絡單片機、FPGA數據存儲和控制信號時序產生電路，RS485接口電路、隔離驅動電路，加速器束流強度信號處理電路，數據存儲電路，數據及控制信號緩沖和驅動電路，FPGA配置電路。方法包括設置FPGA的工作參數并啟動FPGA數據存儲；通過緩沖電路和差分電路發出控制信號；通過隔離驅動電路將同步觸發脈沖發送至加速器；控制獲取來自探測器電路的信號；探測器電路信號經過差分和緩沖電路進入數據存儲和控制信號時序產生電路；網絡單片機存儲完該列探測器數據后，向網絡單片機發生中斷；網絡單片機以以太網的形式發送上一列圖像數據，進行處理并成像。
文檔編號H05G1/00GK101198206SQ20061016496
公開日2008年6月11日 申請日期2006年12月8日 優先權日2006年12月8日
發明者康克軍, 張清軍, 李元景, 李建華, 江年銘, 苗齊田 申請人:清華大學;同方威視技術股份有限公司