式，所述中央處理模塊采用TMS320DM8168視頻處理器。
[0037]TI公司的TMS320DM8168達芬奇視頻處理器，該處理器采用雙核(ARM+DSP)架構，芯片主要功能和性能如下:
[0038]I)雙核架構，其中包括 ARM? Cortex ? -A8 RISC Processor 內核，單核 1.2GHZCPU ;內置 TMS320C674X Floating-Point VLIff DSP，32KB LI 緩存，256KB L2 緩存，64KBRAM,48KB BOOT ROOM ；
[0039]2)在視頻處理方面，該器件的最關鍵之處在于擁有多達3個高分辨率視頻和成像協處理器(HDVICP2)，每個協處理器能夠執行一個單個1080p60 H.264編碼或解碼、或者多個較低分辨率或幀速率的編碼和解碼；此外，也可完成多通道HD至HD或者HD至SD代碼轉換以及多重編碼；
[0040]3)支持 SGX530 3D Graphics Engine ；
[0041]4)支持兩個 165 MHz HD Video 輸入通道(一個 16/24bit，一個 16bit)；
[0042]5)支持兩個 165 MHz HD Video 顯示通道(一個 16/24bit，一個 16bit)；
[0043]6)支持4路模擬標清SD輸出，如AV，CVBS等；
[0044]7)支持一路 HDMI 1.3 發送通道(自帶 PHY，165MHZ)；
[0045]8)支持雙通道32-bit，最高支持DDR2-800或者DDR3-1600，最多8片DDR顆粒，最大容量2GB ；
[0046]9)支持 I 路 PCIE2.0,最大 5.0 GT/s ；
[0047]10)支持 I 路 SATA3.0，最大 3.0 GT/s ；
[0048]11)支持 2 路 10/100/1000 Mbps Ethernet ；
[0049]12)支持 2 路 USB2.0 接口(自帶 PHY);
[0050]13)支持 I 路 8-/16-bit 混合數據地址 GPMC 總線，可接 N0R、NAND Flash，FPGA,CPLD 等；
[0051 ] 14)支持 3 路可配置 UART/IrDA/CIR 接口 ；
[0052]15)支持I路SPI接口，支持4個芯片選擇；
[0053]16)支持2路I2C總線；
[0054]17)支持TDM，I2S音頻總線；
[0055]18)支持 IEEE-1149.1 (JTAG) and IEEE-1149.7 (cJTAG)；
[0056]19)支持32為定時器；
[0057]20) 1031-Pin Pb-Free BGA 封裝，0.65mm 球間距。
[0058]進一步作為優選的實施方式，所述IP網絡通信模塊和IP網絡控制模塊均采用88E6095交換芯片，所述IP網絡通信模塊連接至中央處理模塊上的第一 GMII接口，所述IP網絡控制模塊連接至中央處理模塊上的第二 GMII接口。兩個交換芯片分別用作業務數據的傳輸和數據的控制。
[0059]進一步作為優選的實施方式，所述IP網絡通信模塊和IP網絡控制模塊均設置有用于與背板連接器連接的RJ45接口。
[0060]進一步作為優選的實施方式，所述系統復位模塊包括有上電復位子模塊、手動復位子模塊和看門狗復位子模塊。其電路的一種實現方式可參照圖3。
[0061]進一步作為優選的實施方式，所述HDMI接收芯片采用ADV7611 HDMI接收器。
[0062]ADV7611是一款高質量、單輸入HDMI接收器，內置HDMI兼容型接收器，支持HDMI1.4a規定的所有強制性3D電視格式，和最高UXGA 60 Hz、8位的分辨率。它集成一個CEC控制器，支持⑶C特性(⑶C是專有名詞)。ADV7611具有一個音頻輸出端口，用于輸出從HDMI流提取的音頻數據。該HDMI接收器具有高級靜音控制器，可消除音頻輸出中的外來聲頻噪聲。
[0063]ADV7611內置一個主分量處理器(CP)，用于處理來自HDMI接收器的視頻信號。它提供的功能包括:對比度、亮度和飽和度調整；STDI檢測模塊；自由運行；以及同步對準控制等。
[0064]進一步作為優選的實施方式，所述HDMI發射芯片采用ADV7511 HDMI發射器。
[0065]ADV7511用于HDMI發射，其功能是完成通用數字音視頻信號的轉換及打包，以數字差分信號的形式，通過HDMI接口將音視頻信號發射出去，其實現的功能正好和ADV7611相反。
[0066]以上是對本實用新型的較佳實施進行了具體說明，但本實用新型創造并不限于所述實施例，熟悉本領域的技術人員在不違背本實用新型精神的前提下還可以作出種種的等同變換或替換，這些等同的變形或替換均包含在本申請權利要求所限定的范圍內。
【主權項】
1.一種基于FPGA的3X3高清視頻矩陣切換裝置，其特征在于:包括有輸入接口芯片、HDMI接收芯片、輸出接口芯片、HDMI發射芯片、FPGA矩陣切換電路和中央處理模塊，所述輸入接口芯片的輸出端通過HDMI接收芯片連接至FPGA矩陣切換電路的輸入端，所述FPGA矩陣切換電路的輸出端通過HDMI發射芯片連接至輸出接口芯片的輸入端，所述FPGA矩陣切換電路與中央處理模塊連接，所述FPGA矩陣切換電路的輸入端為3路HDMI數據輸入端，所述FPGA矩陣切換電路的輸出端為3路HDMI數據輸出端，所述中央處理模塊還分別連接有IP網絡通信模塊、IP網絡控制模塊、Flash模塊、內存模塊、電源模塊、時鐘模塊、系統復位模塊和AMC管理單元。
2.根據權利要求1所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述FPGA矩陣切換電路包括有矩陣控制電路和HDMI 3X3矩陣切換電路，所述HDMI 3X3矩陣切換電路的輸入端與HDMI接收芯片的輸出端連接，所述HDMI 3 X 3矩陣切換電路的輸出端與HDMI發射芯片的輸入端連接，所述HDMI 3 X 3矩陣切換電路的控制端與矩陣控制電路的第一控制端連接，所述矩陣控制電路與中央處理模塊連接。
3.根據權利要求2所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述FPGA矩陣切換電路還包括有3輸入2輸出矩陣切換電路和2輸入3輸出矩陣切換電路，所述HDMI接收芯片的輸出端與3輸入2輸出矩陣切換電路的輸入端連接，所述3輸入2輸出矩陣切換電路的輸出端連接至中央處理模塊的HDMI信號輸入端，所述中央處理模塊的HDMI信號輸出端連接至2輸入3輸出矩陣切換電路的輸入端，所述2輸入3輸出矩陣切換電路的輸出端與HDMI發射芯片的輸入端連接，所述矩陣控制電路的第二控制端與3輸入2輸出矩陣切換電路的控制端連接，所述矩陣控制電路的第三控制端與2輸入3輸出矩陣切換電路的控制端連接。
4.根據權利要求1所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述FPGA矩陣切換電路采用的FPGA型號為XC6SLX150。
5.根據權利要求1所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述中央處理模塊采用TMS320DM8168視頻處理器。
6.根據權利要求5所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述IP網絡通信模塊和IP網絡控制模塊均采用88E6095交換芯片，所述IP網絡通信模塊連接至中央處理模塊上的第一 GMII接口，所述IP網絡控制模塊連接至中央處理模塊上的第二 GMII 接口。
7.根據權利要求6所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述IP網絡通信模塊和IP網絡控制模塊均設置有用于與背板連接器連接的RJ45接口。
8.根據權利要求1所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述系統復位模塊包括有上電復位子模塊、手動復位子模塊和看門狗復位子模塊。
9.根據權利要求1所述的一種基于FPGA的3X 3高清視頻矩陣切換裝置，其特征在于:所述HDMI接收芯片采用ADV7611 HDMI接收器。
10.根據權利要求1所述的一種基于FPGA的3X3高清視頻矩陣切換裝置，其特征在于:所述HDMI發射芯片采用ADV7511 HDMI發射器。
【專利摘要】本實用新型公開了一種基于FPGA的3×3高清視頻矩陣切換裝置，包括有輸入接口芯片、HDMI接收芯片、輸出接口芯片、HDMI發射芯片、實現3輸入3輸出的FPGA矩陣切換電路和中央處理模塊，所述中央處理模塊還分別連接有IP網絡通信模塊、IP網絡控制模塊、Flash模塊、內存模塊、電源模塊、時鐘模塊、系統復位模塊和AMC管理單元。本實用新型通過FPGA完成3×3HDMI信號的直接切換，不僅避免HDMI信號經過兩次色彩空間轉換后影響圖像質量，同時減小中央控制模塊的工作量；而在需要中央控制模塊處理時，利用矩陣切換控制電路完成信號的傳輸；同時還完成了通過IP實現與遠端設備的音視頻數據交互。本實用新型作為一種基于FPGA的3×3高清視頻矩陣切換裝置可廣泛應用于電路領域。
【IPC分類】H04N5-268
【公開號】CN204598150
【申請號】CN201520236222
【發明人】賴思燁
【申請人】深圳市邦彥信息技術有限公司
【公開日】2015年8月26日
【申請日】2015年4月17日