發射器電路以及半導體集成電路的制作方法
【技術領域】
[0001]本文所討論的實施方式涉及發射器電路以及半導體集成電路。
【背景技術】
[0002]已知的半導體設備包括設置有驅動器電路和第一電壓源的信號信令電路，該驅動器電路將補償電壓輸出到信令路徑，該第一電壓源使用向驅動器電路供給的電壓作為工作電壓來調整從驅動器電路輸出到信令路徑的補償電壓的振幅。驅動器電路包括多個晶體管開關形成的互補逆變器，該多個晶體管開關通過操作處于飽和區的成對晶體管的一個并且操作處于三極區中的其它晶體管來生成特定阻抗。晶體管開關中的每一個基于補償信號被驅動，以便將補償電壓輸出到信令路徑。
[0003]相關專利文獻
[0004]日本特開專利公開號2014-7654

【發明內容】

[0005]本文公開的技術的目的是為了對伴隨電阻值變化的輸出阻抗和輸出振幅的變化進行抑制，同時抑制發射器電路中電路表面積的擴大。
[0006]根據實施方式的一方面，發射器電路包括:驅動器，其包括根據輸入碼設定電阻值的輸出電阻器，并且驅動器根據輸入信號將輸出信號輸出到輸出端子；高電位側電阻器，其設置在輸出端子與被供給第一電壓的高電位線之間；低電位側電阻器，其設置在輸出端子與被供給比第一電壓低的第二電壓的低電位線之間；高電位側電流源，其設置在輸出端子與高電位線之間，高電位側電流源根據輸入碼設有第一電流值，并且從高電位線朝向輸出端子輸出電流；低電位側電流源，其設置在輸出端子與低電位線之間，低電位側電流源根據輸入碼設有第二電流值，并且從輸出端子朝向低電位線輸出電流；高電位側開關，其設置在輸出端子與高電位線之間，高電位側開關在接通狀態允許從高電位側電流源輸出的電流通過，而在斷開狀態阻止從高電位側電流源輸出的電流；以及低電位側開關，其設置在輸出端子與低電位線之間，低電位側開關在接通狀態允許從低電位側電流源輸出的電流通過，而在斷開狀態阻止從低電位側電流源輸出的電流。
【附圖說明】
[0007]圖1是示出根據本文公開的技術的示例性實施方式的、包括發射器電路的半導體集成電路的配置的框圖；
[0008]圖2是示出根據第一比較示例的發射器電路的配置的電路圖；
[0009]圖3是示出根據第一比較示例的發射器電路的配置的模型圖；
[0010]圖4是示出根據第二比較示例的發射器電路的配置的模型圖；
[0011]圖5是示出根據第三比較示例的發射器電路的配置的模型圖；
[0012]圖6是示出根據第四比較示例的發射器電路的配置的模型圖；
[0013]圖7是示出根據本文公開的技術的示例性實施方式的發射器電路的配置的電路圖。
[0014]圖8是示出根據本文公開的技術的示例性實施方式的發射器電路的配置的模型圖。
[0015]圖9是示出根據本文公開的技術的示例性實施方式的、對輸出電阻器進行配置的可變電阻器電路的配置的示例的圖。
[0016]圖10是示出根據本文公開的技術的示例性實施方式的碼生成電路的配置的示例的圖。
[0017]圖11是示出根據本文公開的技術的示例性實施方式的高電位側電流源和低電位側電流源的配置的示例的圖。
[0018]圖12是示出根據本文公開的技術的示例性實施方式的發射器電路的模型圖。
[0019]圖13是示出根據本文公開的技術的示例性實施方式的發射器電路的模型圖。
[0020]圖14A是示出根據本文公開的技術的示例性實施方式的發射器電路的模型圖。
[0021]圖14B是示出根據本文公開的技術的示例性實施方式的發射器電路的模型圖。
[0022]圖14C是示出根據本文公開的技術的示例性實施方式的發射器電路的模型圖。
[0023]圖15是在根據本文公開的技術的發射器電路以及根據比較示例的發射器電路中通過計算當高電位側電阻器和低電位側電阻器的電阻值變化時輸出振幅的變化而得到的結果的表。
[0024]圖16是示出根據本文公開的技術的示例性實施方式的SST驅動器的配置的示例的圖。
[0025]圖17是示出根據本文公開的技術的示例性實施方式的SST驅動器的配置的示例的圖。
[0026]圖18是示出根據本文公開的技術的示例性實施方式的SST驅動器的配置的示例的圖。
【具體實施方式】
[0027]高速接口電路是用在例如在半導體芯片之間發射和接收數字數據的電路，并且通常包括接收部和發射部。發射部的功能是例如將32位的并行數據轉換為串行數據，并且將串行數據發送到其它芯片的接收部。
[0028]通常，發射器電路的輸出振幅由規格來確定，并且被調整為例如從900mV到1000mV。發射器電路的輸出阻抗優選地與信令路徑的特性阻抗相匹配，并且發射器電路的輸出阻抗的電阻值也由規格來確定。
[0029]發射器電路可以被配置為包括多個電阻器元件，以便將發射器電路的輸出阻抗和輸出振幅設置為所需的大小。例如，發射器電路可以包括設置有被配置成包括互補MOS(C-MOS)逆變器電路等的驅動器的輸出電阻器、被設置在高電位線和輸出端子之間的高電位側電阻器，以及被設置在低電位線和輸出端子之間的低電位側電阻器。高電位側電阻器和低電位側電阻器用于將發射器電路的輸出振幅調整為所需的大小。根據該配置，發射器電路的輸出阻抗的電阻值被施加作為輸出電阻、高電位側電阻器以及低電位側電阻器的組合電阻的電阻值。此外，發射器電路的輸出振幅由在輸出電阻器與高電位側電阻器和低電位側電阻器之間的比率來確定。
[0030]輸出電阻器、高電位側電阻器以及低電位側電阻器中的每一個由半導體進行配置，并且具有根據工藝、供給電壓和溫度(PVT)而變化的電阻值。關注的是:當輸出電阻器、高電位側電阻器以及低電位側電阻器的電阻值變化時，發射器電路的輸出阻抗的電阻值以及輸出振幅的大小可以與它們的規格不同。針對抑制伴隨發射器電路中的電阻值變化的輸出阻抗和輸出振幅的變化可以想到的方法是:其中輸出電阻器、高電位側電阻器以及低電位側電阻器中的每一個被配置為可變電阻器的方法。然而，在這種情況下，電路表面積被制造成非常大，并且在發射器電路中連接到輸出端子的導線的數目和長度增加。結果關注的是:連接到輸出端子的寄生電容和寄生電阻可以增加，并且輸出振幅將以高頻率減小。
[0031]可以想到一種方法，其中在輸出電阻器、高電位側電阻器以及低電位側電阻器中，僅輸出電阻器被配置為可變電阻器，以試圖避免增加電路表面積。根據這個方法，通過根據由PVT引起的電阻值變化來調整輸出電阻器的電阻值，可以將發射器電路的輸出阻抗設定為所需的值。然而，關注的是:因為高電位側電阻器和低電位側電阻器的電阻值是不可調整的，所以輸出振幅的大小可以與規格不同。亦即，當輸出電阻器被配置為可變電阻器并且高電位側電阻器和低電位側電阻器被配置為固定電阻器時，對于輸出阻抗和輸出振幅兩者有時難以同時滿足它們的規格。
[0032]下面參照【附圖說明】關于本文公開的技術的示例性實施方式的示例。注意，在每幅圖中，相同和等效的配置元件和部分被分配了相同的附圖標記。
[0033]圖1是示出根據本文公開的技術的示例性實施方式的、包括發射器電路14的半導體集成電路10的配置的框圖。半導體集成電路10是在半導體芯片上形成的集成電路，并且具有經由信令路徑21、22與其它連接的半導體集成電路10A執行發射和接收數字數據的功能。半導體集成電路10包括計算處理電路11、發射部12以及接收部15。發射部12包括并行-串行轉換器電路13以及發射器電路14。接收部15包括串行-并行轉換器電路16以及接收器電路17。
[0034]計算處理電路11包括邏輯電路，其執行特定計算處理，輸出計算處理的結果為例如32位并行數據，并且將32位并行數據提供到并行-串行轉換器電路13。并行-串行轉換器電路13將從計算處理電路11輸出的并行數據轉換成用于輸出的串行數據，并且將串行數據提供到發射器電路14。發射器電路14將具有對應于從并行-串行轉換器電路13輸出的串行數據的邏輯電平的輸出信號發射到信令路徑21。從發射器電路14輸出的輸出信號經由信令路徑21被提供到半導體集成電路10A。
[0035]然而，從半導體集成電路10A輸出的輸出信號經由信令路徑22被提供到半導體集成電路10。來自半導體集成電路10A的輸出信號由半導體集成電路10的接收器電路17接收，并且在例如由串行-并行轉換器電路16轉換成32位并行數據之后被提供到計算處理電路11。半導體集成電路10的發射部12和接收部15對被稱為串行器/解串器(SerDes)進行配置。
[0036]與半導體集成電路10類似地對半導體集成電路10A進行配置。亦即，半導體集成電路10A包括從半導體集成電路10接收輸出信號的接收部15A，以及將通過計算處理電路11A產生的計算結果經由信令路徑22提供到半導體集成電路10的發射部12A。接收部15A包括接收器電路17A以及串行-并行轉換器電路16A，而發射部12A包括并行-串行轉換器電路13A以及發射器電路14A。
[0037]半導體集成電路10和10A可以被安裝在同一印刷基板上，或者可以被安裝在不同的印刷基板上。此外，半導體集成電路10和10A可以被安裝到彼此不同的設備。例如，半導體集成電路10可以被安裝到路由器，而半導體集成電路10A可以被安裝到服務器。
[0038]在給出關于根據本文公開的技術的示例性實施方式的發射器電路的說明之前，在此給出關于根據比較示例的發射器電路的說明。
[0039]圖2是示出根據第一比較示例的發射器電路14A的配置的電路圖。圖1示出從避免使附圖復雜化的觀點考慮的在半導體集成電路10和10A之間執行單端信令作為數據信令的配置的情況。然而，圖2示出采用差分信令方法的配置。此外，圖2還示出了接收器電路 17A。
[0040]發射器電路14A包括使用差分信令實現數據信令的非反相側源串聯端接(SST)驅動器30以及反相側SST驅動器40。非反相側SST驅動器30包括反相器電路，其在高電位線301與低電位線302之間設置有串聯連接的P-M0S晶體管33和N-M0S晶體管34。亦即，P-M0S晶體管33的源極連接到被供給電源電壓VDD的高電位線301，而P-M0S晶體管33的漏極連接到N-M0S晶體管34的漏極。N-M0S晶體管34的源極連接到被供給參考電壓(0V)的低電位線302。P-M0S晶體管33的柵極和N-M0S晶體管34的柵極連接到公共輸入端子31o SST驅動器30包括設置在將P-M0S晶體管33與N-M0S