基于雙通道頻率分集技術的信號處理器及其信號處理方法
【技術領域】
[0001]本發明屬于空中交通管制一次雷達領域，特別涉及一種基于雙通道頻率分集技術的信號處理器及其信號處理方法。
【背景技術】
[0002]目前的空中交通管制一次雷達領域中，多采用單通道頻率分集技術，即在一個發射周期內發射一個窄、寬脈沖調頻信號，窄脈沖則作為近區補盲脈沖，但是此方法對目標的盲速不具備檢測能力，當目標的多普勒頻移匕接近雷達脈沖重頻時產生盲速效應，AMTD在頻域上無法識別整數倍重頻的動目標，只能輔助以脈組重頻變換，提高第一盲速，改善盲速響應，但在波束寬度固定的情況下，脈組數越多對第一盲速改善越好，但脈組內脈沖積累數減少，不利于信號相干積累。

【發明內容】

[0003]本發明的目的是為了克服上述現有技術的不足，提供了一種基于雙通道頻率分集技術的信號處理器，本信號處理器不需要通過對脈沖分組來提高第一盲速，而且既保持了脈組內的脈沖積累數，也提高了檢測概率。
[0004]為實現上述目的，本發明采用了以下技術措施:
[0005]一種基于雙通道頻率分集技術的信號處理器，包括發射波形產生模塊、雙通道數字接收機模塊以及雙通道信號處理器模塊，所述發射波形產生模塊的信號輸出端連接雙通道數字接收機模塊的信號輸入端，所述雙通道數字接收機模塊的信號輸出端連接雙通道信號處理器模塊的信號輸入端。
[0006]優選的，所述發射波形產生模塊用于產生頻率分集發射激勵信號波形，所述頻率分集發射激勵信號波形的每一個脈沖周期均由窄脈沖信號和寬脈沖信號組成，每一個脈沖周期中的窄脈沖信號的產生時間均小于寬脈沖信號產生時間，所述窄脈沖信號包括第一射頻信號和第二射頻信號，所述第一射頻信號和第二射頻信號的頻率相異，脈沖寬度相同；所述寬脈沖信號包括第三射頻信號和第四射頻信號，所述第三射頻信號和第四射頻信號頻率相異，脈沖寬度相同。
[0007]優選的，所述雙通道數字接收機模塊包括兩個獨立的接收通道，分別為第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信號輸入端均連接頻率分集發射激勵信號波形經天饋系統輸出的回波信號，第一接收通道和第二接收通道的信號輸出端均連接雙通道信號處理器模塊的信號輸入端，所述第一接收通道的兩個工作頻率分別與第一射頻信號、第三射頻信號的頻率相同，所述回波信號經過所述第一接收通道后輸出第一接收波形信號，所述第一接收波形信號的每一個脈沖周期均包括第一射頻信號和第三射頻信號，每一個脈沖周期中的第一射頻信號的產生時間均小于第三射頻信號產生時間；所述第二接收通道的兩個工作頻率分別與第二射頻信號、第四射頻信號的頻率相同，所述回波信號經過所述第二接收通道后輸出第二接收波形信號，所述第二接收波形信號的每一個脈沖周期均包括第二射頻信號和第四射頻信號，每一個脈沖周期中的第二射頻信號的產生時間均小于第四射頻信號產生時間。
[0008]優選的，所述雙通道信號處理器模塊包括時鐘產生單元、信號處理單元、信號頻率分集合成單元、存儲器單元以及外設接口，所述時鐘產生單元的信號輸出端分別連接信號處理單元、信號頻率分集合成單元、存儲器單元的信號輸入端，所述信號處理單元與信號頻率分集合成單元之間雙向通信連接，所述存儲器單元分別與信號處理單元、信號頻率分集合成單元之間雙向通信連接，所述信號處理單元與外設接口之間雙向通信連接，所述信號處理單元的信號輸入端接收分別由第一接收通道、第二接收通道送來的第一接收波形信號、第二接收波形信號。
[0009]優選的，所述信號處理單元包括如下組成部分:
[0010]第一 FPGA芯片，所述第一 FPGA芯片用于接收第一接收波形信號，所述第一 FPGA芯片的信號輸入端分別連接時鐘產生單元、信號頻率分集合成單元的信號輸出端，所述第一FPGA芯片與存儲器單元之間雙向通信連接，所述第一 FPGA芯片還與信號頻率分集合成單元之間通過地址數據總線雙向通信連接，第一 FPGA芯片的信號輸出端連接外設接口的信號輸入端，所述第一 FPGA芯片的信號輸入端連接第一接收通道的信號輸出端；
[0011]第二 FPGA芯片，所述第二 FPGA芯片用于接收第二接收波形信號，所述第二 FPGA芯片的信號輸入端分別連接時鐘產生單元、信號頻率分集合成單元的信號輸出端，所述第二FPGA芯片分別與存儲器單元、第一 FPGA芯片之間雙向通信連接，第二 FPGA芯片還與信號頻率分集合成單元之間通過地址數據總線雙向通信連接，所述第二 FPGA芯片與外設接口之間雙向通信連接，所述第一 FPGA芯片的信號輸入端連接第一接收通道的信號輸出端。
[0012]優選的，所述存儲器單元包括如下組成部分:
[0013]第一 SRAM、第二 SRAM，所述第一 SRAM、第二 SRAM均用于存儲來自第一 FPGA芯片的數據地址信息，并分別與第一 FPGA芯片之間通過地址數據總線雙向通信連接；
[0014]第三SRAM、第四SRAM，所述第三SRAM、第四SRAM均用于存儲來自第二 FPGA芯片的數據地址信息，并分別與第二 FPGA芯片之間通過地址數據總線雙向通信連接；
[0015]SDRAM存儲器、FLASH存儲器，所述SDRAM存儲器的信號輸入端連接時鐘產生單元的信號輸出端，所述SDRAM存儲器、FLASH存儲器均與信號頻率分集合成單元、第一 FPGA芯片、第二 FPGA芯片之間通過地址數據總線雙向通信連接。
[0016]進一步的，所述信號頻率分集合成單元為DSP芯片，所述DSP芯片為美國AnalogDevices公司生產的TS2系列芯片；所述第一 FPGA芯片、第二 FPGA芯片的芯片型號均為美國ALTERA公司生產的EP4SGX360系列芯片。
[0017]本發明還同時提供了基于雙通道頻率分集技術的信號處理器的信號處理方法，即:
[0018]1)所述發射波形產生模塊用于產生頻率分集發射激勵信號波形，所述頻率分集發射激勵信號波形的每一個脈沖周期均由窄脈沖信號和寬脈沖信號組成，每一個脈沖周期中的窄脈沖信號的產生時間均小于寬脈沖信號產生時間，所述窄脈沖信號包括第一射頻信號和第二射頻信號，所述第一射頻信號和第二射頻信號的頻率相差XMHz，脈沖寬度相同；所述寬脈沖信號包括第三射頻信號和第四射頻信號，所述第三射頻信號和第四射頻信號的頻率相差ΥΜΗζ，脈沖寬度相同；
[0019]2)所述發射波形產生模塊將產生的頻率分集發射激勵信號波形經天饋系統輸出的回波信號發送至雙通道數字接收機模塊的第一接收通道和第二接收通道，所述第一接收通道輸出第一接收波形信號，所述第一接收波形信號的每一個脈沖周期均包括第一射頻信號和第三射頻信號，每一個脈沖周期中的第一射頻信號的產生時間均小于第三射頻信號產生時間，所述第二接收波形信號的每一個脈沖周期均包括第二射頻信號和第四射頻信號，每一個脈沖周期中的第二射頻信號的產生時間均小于第四射頻信號產生時間；
[0020]3)所述第一接收波形信號和第二接收波形信號分別由第一接收通道、第二接收通道送入雙通道信號處理器模塊中的第一 FPGA芯片、第二 FPGA芯片，所述第一射頻信號、第三射頻信號均在第一 FPGA芯片中進行脈壓處理，第二射頻信號、第四射頻信號均在第二FPGA芯片中進行脈壓處理，脈壓處理完成后，所述第一射頻信號、第三射頻信號繼續在第一FPGA芯片上實現脈壓拼接合成第一路信號，所述第二射頻信號、第四射頻信號在第二 FPGA芯片上實現脈壓拼