Cmos全數字頻率可調脈沖無線電超寬帶發射機的制作方法
【技術領域】
[0001]本發明涉及脈沖無線電超寬帶技術領域，具體涉及一種CMOS全數字頻率可調脈沖無線電超寬帶發射機。
【背景技術】
[0002]自從 2002 年美國聯邦通信委員會(Federal Communicat1ns Commiss1n, FCC)頒布超寬帶(Ultra-Wideband，UffB)的頻譜規范，并將3。IGHz?10。6GHz頻段作為民用超寬帶設備的免授權頻段以來，超寬帶通信技術以其系統結構簡單、傳輸速率高、功耗低等特點受到了無線個域網、無線傳感器網絡、生物醫學等領域的應用研宄及關注。
[0003]當前超寬帶通信系統可分為三類:直接序列擴譜(DS-SS)，多帶正交頻分復用(MB-OFDM)，脈沖無線電(IR)。其中IR-UWB技術主要是利用一系列極窄脈沖作為信息的載體進行數據傳輸，無需任何載波信號，且窄脈沖信號可以直接或者經過緩沖器后由天線發射出去，因此相對于另外兩種方式而言，其系統及電路結構更加簡單，功耗及成本更低。當前已有不少文獻對IR-UWB發射機進行研宄，這些UWB主要采用以下方案實現:方案一是先采用數字電路延遲得到一個窄脈沖，窄脈沖經過整形網絡后，頻譜被搬移到所需頻段，這種方案需要用到大量的電容、電感以及電阻器件、因此芯片面積和成本較大；第二種方案是先利用數字電路的延遲產生若干個窄脈沖，再把這些窄脈沖合成一個頻譜滿足要求的脈沖波形，這種方案對波形合成部分的要求非常嚴格，脈沖合成的時間稍有偏差則得到的波形就會完全失真；此外還有一種方案是利用雪崩二極管的階躍恢復特性得到所需的窄脈沖信號，這種方案因其采用的雪崩二極管器件的工藝與標準的CMOS工藝不兼容，所以非常不適合進行CMOS芯片集成。

【發明內容】

[0004]本發明所要解決的技術問題是提供一種CMOS全數字頻率可調脈沖無線電超寬帶發射機，其脈沖頻率可調且工作帶寬滿足UWB協議要求。
[0005]為解決上述問題，本發明是通過以下技術方案實現的:
[0006]CMOS全數字頻率可調脈沖無線電超寬帶發射機，由OOK調制電路、延時網絡、脈沖序列產生網絡和天線組成；其中
[0007]00K調制電路將輸入數字信號DATA和時鐘信號CLK進行處理，產生滿足00K調制要求的數字信號；
[0008]延時網絡采用反相器延時的特點，利用輸入與輸出信號的延時間隔作為后繼脈沖序列產生網絡的輸入信號，在這延時間隔時間段內，生成等時間寬度的單脈沖單元；
[0009]脈沖序列產生網絡的每一級單脈沖信號產生電路產生一個單脈沖信號，所有單脈沖信號產生電路產生的脈沖信號組合成一個脈沖序列，該整脈沖序列作為輸出信號輸出經由天線發出。
[0010]所述CMOS全數字頻率可調脈沖無線電超寬帶發射機，還進一步包括串接在00K調制電路和延時網絡之間的整型電路。
[0011]上述方案中，所述整型電路由2個反相器INVl和INV2串聯而成，反相器INVl的輸入端與OOK調制電路的輸出端相連，反相器INV2的輸出端與延時網絡的輸入端相連。
[0012]上述方案中，OOK調制電路由NMOS晶體管NMO、NMl，PMOS晶體管PMO和一個反相器INVO電路組成；NM0S晶體管NMO的漏極和PMOS晶體管PMO的源極相連后，形成OOK調制電路的數字信號CLK的輸入端；NM0S晶體管NMO的柵極和反相器INVO的輸入端相連后，形成OOK調制電路的時鐘信號DATA的輸入端；反相器INVO的輸出端、PMOS晶體管PMO的柵極和NMOS晶體管匪1的柵極連接；NM0S晶體管匪1的源極接低電平；NM0S晶體管NMO的源極、PMOS晶體管PMO的漏極和NMOS晶體管匪I的漏極相連，形成OOK調制電路的輸出端。
[0013]上述方案中，所述延時網絡包括至少一級延時單元，每一級延時單元由2個延時可調反相電路串聯而成；每個延時可調反相電路均由NMOS晶體管匪2、匪3、NM4、匪5、NM6和PMOS晶體管PM1、PM2、PM3、PM4組成；NM0S晶體管匪2的柵極形成延時可調反相電路的可調電壓Vctrl的輸入端；NM0S晶體管匪2的漏極、NMOS晶體管匪3的柵極、NMOS晶體管NM3的漏極、PMOS晶體管PMl的漏極、PMOS晶體管PMl的柵極、PMOS晶體管PM2的柵極和PMOS晶體管PM3的柵極相連；PM0S晶體管PM2的漏極、NMOS晶體管NM4的漏極、NMOS晶體管NM4的柵極和NMOS晶體管NM6的柵極相連；PM0S晶體管PMl的源極、PMOS晶體管PM2的源極和PMOS晶體管PM3的源極同時連接高電平；NM0S晶體管匪2的源極、NMOS晶體管NM3的源極、NMOS晶體管NM4的源極和NMOS晶體管N6的源極同時連接低電平；PM0S晶體管PM3的漏極連接PMOS晶體管PM4的源極；NM0S晶體管NM6的漏極連接NMOS晶體管NM5的源極；PM0S晶體管PM4的柵極和NMOS晶體管NM5的柵極相連后，形成延時可調反相電路的輸入端；PM0S晶體管PM4的漏極和NMOS晶體管NM5的漏極相連后，形成延時可調反相電路的輸出端。
[0014]上述方案中，通過每級延時生成電路中晶體管PM3、PM4、匪5、NM6的寬長比來調節反相器的反相延時時間。
[0015]上述方案中，所述延時網絡包括三級延時單元，即由6個延時可調反相電路串聯rfn 。
[0016]上述方案中，所述脈沖序列產生網絡包括至少一級單脈沖信號產生電路，每一級單脈沖生成電路對應一級延時單元即2個延時可調反相電路；其中每一級單脈沖信號產生電路均由PMOS晶體管PM5、PM6和NMOS晶體管NM7、NM8組成；PM0S晶體管PM6的柵極形成本級單脈沖信號產生電路的延時信號A的輸入端，該延時信號A的輸入端連接所對應延時單元的第一延時可調反相電路INV-Cl的輸入端；PM0S晶體管PM6的源極和PMOS晶體管PM5的柵極相連；PM0S晶體管PM5的源極接高電平；PM0S晶體管PM5的柵極和NMOS晶體管匪7的柵極相連后，形成本級單脈沖信號產生電路的延時信號B的輸入端，該延時信號A的輸入端連接所對應延時單元的第一延時可調反相電路INV-Cl的輸出端和第二延時可調反相電路INV-C2的輸入端；NM0S晶體管NM7的源極和NMOS晶體管NM8的柵極相連；NM0S晶體管NM8的源極接低電平；NM0S晶體管NM8的柵極形成本級單脈沖信號產生電路的延時信號C的輸入端，該延時信號C的輸入端連接所對應延時單元的第一延時可調反相電路INV-C2的輸出端；PM0S晶體管PM6的柵極和NMOS晶體管NM7的柵極相連后，形成本級單脈沖信號產生電路輸出信號OUT的輸出端；三級單脈沖信號產生電路的輸出端相連，并共同形成整個脈沖序列產生網絡的輸出端。
[0017]上述方案中，通過調節每級單脈沖生成電路中晶體管PM5、PM6、匪7、NM8的寬長比來調節所形成單脈沖信號的幅度。
[0018]上述方案中，所述脈沖序列產生網絡包括三級單脈沖信號產生電路。
[0019]與現有技術相比，本發明具有結構簡單，功耗低，面積小容易集成，且擁有脈沖頻段可調的功能，增加UWB整體頻段的利用率。
【附圖說明】
[0020]圖1是CMOS全數字頻率可調脈沖無線電超寬帶發射機的系統結構圖。
[0021]圖2是本發明的延時可調反相單元INV_C的結構圖。
[0022]圖3是本發明的單脈沖生成電路的結構圖。
[0023]圖4是本發明的反相器的結構圖。
【具體