專利名稱：具有單一外存儲器的數據多路復用裝置的制作方法
技術領域：
本發明涉及一種根據一音頻流和一視頻流形成一系統流的數據多路復用裝置。
現有數據處理系統用來傳輸和存儲適于在其被傳輸和存儲之前將一音頻流和一視頻流多路轉換成一系統流的各種數據。
通常，一數據處理系統由一編碼單元和一譯碼單元構成，這兩個單元借助一通信網絡相互連接。編碼單元根據音頻輸入數據產生一音頻流，而根據視頻輸入數據產生一視頻流，然后將它們多路轉換成一系統流并傳輸該系統流。譯碼單元接收系統流并將其多路分解成音頻流和視頻流，然后再生音頻輸出數據和視頻輸出數據。
而且，編碼單元由一音頻編碼器和一視頻編碼器構成，該音頻編碼器產生一音頻流，而該視頻編碼器產生一視頻流。分別將它們接至一音頻流先進先出(FIFO)存儲器和一視頻流FIFO存儲器，這兩個存儲器共同接至一單獨多路復用器。另外，多路復用器接至作為一外存儲器一部分的一個首部FIFO存儲器。
多路復用器包括一地址生成電路和一選擇電路。地址生成電路接至上述三個FIFO存儲器，這三個存儲器再接至選擇電路。選擇電路還接至一系統時鐘計數器。
這樣，編碼單元可將一音頻數據流和一視頻數據流轉換成一系統流，并將該系統流傳輸給譯碼單元。而且，編碼單元可將一表示當前時間的系統時鐘信號插入系統流中，以便譯碼單元可在各自適當時間周期再生音頻流和視頻流。下文將詳細說明這一點。
但是，編碼單元將音頻流和視頻流以及各個首部分別存入多個外部FIFO存儲器中。因此，需在編碼單元和每個FIFO存儲器之間有一復接口，這增大了編碼單元的尺寸并對試圖實現高產量小尺寸編碼單元產生阻礙。
本發明的目的在于提供一種用于一數據處理系統的數據多路復用裝置，它可有一簡單接口。
根據本發明，在一數據多路復用裝置中，單一外存儲器存儲不同種類的傳輸數據如一音頻流和一視頻流。一首部超高速緩沖存儲器存儲一系統首部和音頻包與視頻包的首部數據，而多個數據超高速緩沖存儲器存儲傳輸數據。首部超高速緩沖存儲器接至一中央處理單元(CPU)，該CPU產生系統首部與首部數據。這些超高速緩沖存儲器經一內部總線接至外存儲器。一數據輸入電路在一時分基礎上從外存儲器按順序獲得傳輸數據，以便將傳輸數據存入數據存儲電路之一。而且，一系統時鐘信號生成電路不斷產生一表示當前時間的系統時鐘信號。一選擇電路按順序選擇超高速緩沖存儲器，從其中讀取預定長度的數據，生成一由音頻流、視頻流和其他首部數據形成的系統流。在這種情況下，選擇電路還選擇系統時鐘生成電路，用以將系統時鐘信號加入系統首部的一個預定位置。
在本發明的另一方案中，在一數據多路復用裝置中，一單一外存儲器接至一內部總線，并存儲一系統首部、不同種類的首部數據和不同種類的傳輸數據。一數據輸入電路從外存儲器中讀取那些數據，多路轉換系統首部、首部數據和傳輸數據，產生系統流，并將一系統流存入系統流存儲電路。而且，一系統時鐘信號生成電路不斷產生一表示當前時間的系統時鐘信號，而一系統時鐘插入電路產生一定時信號，用以將系統時鐘信號插入系統流的系統首部。一選擇電路接至系統流存儲電路和系統時鐘信號生成電路。若系統時鐘插入電路未生成定時信號，則選擇電路選擇系統流存儲電路。若系統時鐘插入電路生成定時信號，則選擇電路選擇系統時鐘信號生成電路。
根據以下參照附圖與現有技術相比所作的描述，本發明將更易理解，在附圖中

圖1是表示一現有技術數據處理系統的方框線路圖；圖2是圖1編碼單元的方框線路圖；圖3是說明圖2編碼器中從音頻和視頻流生成一系統流的圖；圖4是圖3一系統流的格式圖；圖5是表示圖2CPU工作的流程圖；圖6是表示圖2控制電路工作的流程圖；圖7是說明本發明的編碼單元第一實施例的方框線路圖；圖8A和8B是說明圖7控制電路工作的流程圖；圖9是說明根據本發明的編碼單元第二實施例的方框線路圖；圖10是圖9系統時鐘插入電路的詳細方框線路圖；圖11是表示圖9控制電路的數據傳輸操作流程圖12是表示圖9控制電路的系統流輸出操作流程圖；以及圖13是說明圖10電路一修改方案的方框線路圖。
在描述優選實施例之前，將參照圖1、2、3、4、5和6說明一現有技術數據多路復用裝置。
在說明一現有技術數據處理系統的圖1中，編碼單元1和譯碼單元2借助通信網絡3相互連接。編碼單元1用來從音頻輸入數據和視頻輸入數據生成一系統流并傳輸該系統流，而譯碼單元2用來接收該系統流并再生音頻輸出數據和視頻輸出數據。
盡管編碼單元1和譯碼單元2適于借助通信網絡3在一實時基礎上傳輸系統流，不過，也可將該系統設置成編碼單元1暫時將系統流存入一存儲媒體(圖中未示)如一光盤中，而譯碼單元再生來自存儲媒體的系統流。
編碼單元1由一音頻編碼器11和一視頻編碼器12構成，它們分別接至作為許多緩沖器工作的一音頻流先進先出(FIFO)存儲器13和一視頻流FIFO存儲器14。FIFO存儲器13和14都接至一單獨的多路復用器15，多路復用器15是一接至通信網絡3上的數據多路復用裝置。
而且，多路復用器15接至作為一外存儲器一部分的首部FIFO存儲器16。首部FIFO存儲器16象多路復用器15一樣也接至一中央處理單元(CPU)17。
另一方面，譯碼單元2由一接至通信網絡3的多路分解器21構成。多路分解器21還接至作為各個緩沖器工作的一音頻流FIFO存儲器22和一視頻流FIFO存儲器23，這兩個存儲器分別接至一音頻譯碼器24和一視頻譯碼器25。
在與圖1多路復用器15的詳細方框線路2中，多路復用器15配備有一與CPU17相連的命令FIFO存儲器151，命令FIFO存儲器151還接至一控制電路152，控制電路152再與一地址生成電路153和一選擇電路154相連。
地址生成電路153接至三個FIFO存儲器13、14和16，它們再與選擇電路154相連。選擇電路154接至一系統時鐘計數器155和一填充輸出電路156以及通信網絡3。
存入音頻流FIFO存儲器13中音頻流的量和存入視頻流FIFO存儲器14中一視頻流的量可隨時間變化，因為可在一實時基礎上暫時存儲這些流。但是，由于FIFO存儲器13與14和CPU17相連，所以CPU17可以識別存入它們的數據量。
圖3是說明在圖2編碼單元1中從音頻流和視頻流生成一系統流的圖。相互同步的音頻輸入數據和一視頻輸入數據借助音頻編碼器11和視頻編碼器12用活動圖像專家組(MPEG)定義的方法壓縮，并轉換成音頻流和視頻流。然后，編碼單元1將這些暫時存入音頻流FIFO存儲器13和視頻流FIFO存儲器14中的流多路轉換成一系統流，該系統流在作為數據發送出去之前有一程序流(PS)或傳輸流(TS)格式。一經接收作為數據的系統流，譯碼單元2就多路分解音頻流和視頻流，然后對它們進行譯碼以再生音頻輸出數據和視頻輸出數據。
對于MPEG系統來說，編碼單元1和譯碼單元2都配備有各自的系統時鐘，以便保證它們相互間的同步狀態。這樣，和數據一樣，編碼單元1常將其自身的系統時鐘信號的當前值加入系統流中，必要時譯碼單元2參照所接收到系統流中的系統時鐘信號調整其自身系統時鐘信號的當前值，用以保證編碼單元1和譯碼單元2的同步狀態。
另外，編碼單元1確定一譯碼時間標記(DTS)和一指示時間標記(PTS)，它們用來在視頻流時分別譯碼和再生包含于每個包中的視頻單位數據(例如一幀)，還確定一用來在音頻流時借助系統時鐘信號的一個值譯碼和再生包含于每個包中的音頻單位數據(例如，一預定時間周期)的PTS，并將它們作為數據加入視頻首部和音頻首部。
當譯碼單元2的系統時鐘信號與所接收到的視頻流包的DTS相符時，譯碼單元2中的視頻譯碼單元對包中的視頻單位數據進行譯碼并生成視頻輸出數據。然后當譯碼單元2的系統時鐘信號與所接收包的PTS相符時，視頻譯碼器再生視頻輸出信號。類似地，當譯碼單元2的系統時鐘信號與所接收音頻流包的PTS相符時，譯碼單元2的音頻譯碼單元對包中的音頻單位數據進行譯碼并生成音頻輸出數據，然后再生音頻輸出數據。可能有些視頻包其首部中不含它們的DTS/PTS。那么，通過將一常數(即，一幀周期)加到最終視頻包的DTS/PTS上來確定譯碼/再生時間周期。而且，自身不帶PTS的音頻包的譯碼與再生時間周期通過將一常數(即，音頻編碼器的預定時間周期)加到最終音頻包的PTS中來確定。為簡單起見，假定每個音頻和視頻包在其首部都有其自己的PTS/DTS和PTS。
由譯碼單元2再生的當前編碼操作單元視頻數據或音頻數據的指示時間可通過將一常數加到最終視頻數據或最終音頻數據的指示時間來確定，這些最終數據因每個編碼操作單元含與一固定時間周期對應的數據而被適當再生。
將一系統時鐘信號值加入PS系統情況F的系統首部一預定位置，并加入與TS系統情況下一系統首部對應的配合字段。將視頻包中視頻數據的DTS和PTS與音頻包中音頻數據的PTS對應地加入視頻首部與音頻首部各自的預定位置。
為了保持編碼單元1與譯碼單元的同步狀態，通信網絡3或置于其間的存儲媒體的延遲時間最好總是恒定的。這樣，由編碼單元1作為數據加入系統流的系統時鐘信號值需等于編碼單元1輸出系統首部中系統時鐘信號位置時的系統時鐘信號值。
在圖1數據處理系統的情況下，若假定編碼單元1生成的系統流對應于為簡單起見而有一簡單結構的PS，如圖4所示，則由多個包數據形成一系統流，每個包數據包括多個包。每個視頻包由一視頻首部確定首部，每個音頻包由一音頻首部確定首部，而每個包數據由一系統首部確定首部。
應指出的是，在多個包數據的每個中，系統首部之后的第一數據包是一音頻包，其后接著是一定數目的連續視頻包，該數目對應于產生系統流時存入的數據量。還應指出的是，每個超高速緩沖存儲器包有一預定長度，若所存入的數據量不足，則將一個或多個填充包作為空包加入，代替音頻包和視頻包。用這種結構是為簡單起見，且這種結構可用于PS和TS。
下面說明編碼單元1用以生成一系統流的數據多路復用方法。
當音頻編碼器11從音頻輸入數據按順序生成一音頻流時，所生成的音頻流亦按順存入音頻流FIFO存儲器13，該存儲器13是一外存儲器。類似地，當視頻編碼器12從視頻輸入數據按順序生成一視頻流時，所生成的視頻流亦按順序存入視頻流FIFO存儲器14，該存儲器14是一外存儲器。
在上述情況下，如圖5所示，CPU17首先生成一系統首部、一包括相應PTS的音頻首部和一包括一對相應DTS與PTS的視頻首部，并將它們存入首部FIFO存儲器16(見步驟501、502)。然后，CPU17在檢查音頻流FIFO存儲器13中的音頻流量和視頻流FIFO存儲器14中的視頻流量時，發出針對上述順序下的首部FIFO存儲器16、音頻流FIFO存儲器13和視頻流FIFO存儲器14的首部與流讀取命令，并將這些命令存入命令FIFO存儲器151中(見步驟506、507、509、510)。應指出的是，若存入FIFO存儲器13中的音頻流量并不大于一預定包長度，且存入FIFO存儲器14中的視頻流量并不大于該預定包長度，則控制過程從步驟501經步驟502轉到步驟511、512、513。在這種情況下，CPU17將一填充包插入命令寫入命令FIFO存儲器151中。
然后，如上所述存入命令FIFO存儲器151中的各種命令由如圖6所述的控制電路152依次讀取，一系統流在控制電路152響應于這些命令控制電路地址生成電路153和選擇電路154時生成。
圖6中，在步驟601，確定從命令FIFO存儲器151獲取的一條命令是一系統首部讀命令、一音頻首部或一視頻首部的首部讀命令、一音頻流讀命令、一視頻流讀命令還是一填充包插入命令。
若所獲取的命令是一系統首部讀命令，則步驟601的控制過程轉到步驟602，控制地址生成電路153。由此，生成一適當地址并將其傳送給首部FIFO存儲器16，以便從首部FIFO存儲器16讀取一系統首部。在這種情況下，控制電路152控制選擇電路154選擇首部FIFO存儲器16。因此，讀系統首部從多路復用器15輸出。在這種情況下，當選擇電路154在一適當時間周期從首部FIFO存儲器16切換到系統時鐘計數器155時，在輸出系統首部期間向外輸出一系統時鐘信號，從而將該系統時鐘信號插入外部輸出系統首部的一個預定位置。
若所獲取的命令是一音頻首部或一視頻首部的一首部讀命令，則步驟601的控制過程轉到步驟603，控制地址生成電路153。由此，產生一適當地址并將其傳送給首部FIFO存儲器16，從而從首部FIFO存儲器16中讀取相應的首部。在這種情況下，控制電路152控制選擇電路154選擇首部FIFO存儲器16。因此，讀首部從多路復用器15輸出。
若所獲取的命令是一音頻流讀命令，則步驟601的控制過程轉到步驟604，控制地址生成電路153。由此，產生一適當地址并將其傳送給音頻流FIFO存儲器13，以便從音頻流FIFO存儲器13中讀取一音頻包數據。在這種情況下，控制電路152控制選擇電路154選擇音頻流FIFO存儲器13。因此，讀音頻包數據從多路復用器15輸出。
若所獲取的命令是一視頻流讀命令，則步驟601的控制過程轉到步驟605，控制地址生成電路153。由此，產生一適當地址并將其傳送給視頻流FIFO存儲器14，以便從視頻流FIFO存儲器14中讀取一視頻包。在這種情況下，控制電路152控制選擇電路154選擇視頻流FIFO存儲器14。因此，讀視頻包數據從多路復用器15輸出。
若所獲取的命令是一填充包插入命令，則步驟601的控制過程轉到步驟606，控制選擇電路154選擇填充輸出電路156。因此，一填充包從多路復用器15輸出。
這樣，適當讀取和向外輸出視頻包與音頻包。若存入FIFO存儲器13與14之一的數據量缺少包長度，則包數據從另一存儲器讀取。若存入FIFO存儲器13與14二者的數據量都缺少包長度，則一填充包從填充輸出電路156輸出。
如上所述，由于從編碼單元1輸出的系統流含一表示其系統首部中當前時間的系統時鐘信號，所以從外部接收系統流的譯碼單元2能與其自身的系統時鐘信號同步，由此能進行譯碼并在正確的時間周期分別產生系統流的音頻包和視頻包。
換句話說，對于圖1的數據處理系統來說，表示當前時間的系統時鐘信號插入編碼單元1產生的向外輸出的系統流中，用來再生每個音頻包和視頻包的指示時間由其首部定義。這樣，譯碼單元2可與編碼單元1的操作在一實時基礎上同步，從系統流中按順序再生音頻輸出數據和視頻輸出數據。
但是，對于圖1的數據處理系統來說，編碼單元1將音頻流和視頻流以及各個首部分別存入多個外部FIFO存儲器中，這些存儲器即為音頻流FIFO存儲器13、視頻流存儲器14和首部FIFO存儲器16。因此，編碼單元1與每個FIFO存儲器13、14和16之間需要一個復接口，它增大了編碼單元1的尺寸，妨礙了試圖實現一高產量小尺寸的編碼單元。
例如，可以將FIFO存儲器13、14和16一起放入一單一外存儲器中，它包括起FIFO存儲器13、14和16作用的三個不同存儲區。那么，編碼單元1僅需單獨一個接口，用來將其自身與用來存儲音頻數據、視頻數據和各個首部的一單一外存儲器相連。
但是，對于這種結構來說，將各個數據寫入該單一外存儲器和從該單一外存儲器讀取各個數據的請求可出現于各個不同時間周期。那么，必須將一數據讀操作長時間保持在一備用狀態以便執行一數據寫操作，由此阻礙順利而毫無延遲地讀取音頻數據和視頻數據。這樣，可能出現這些情況，即，音頻數據和視頻數據受到延誤傳送并在再生它們之后的時間到達譯碼單元2，和/或填充包頻繁向外輸出使整個數據傳送速率降低。
在表示根據本發明編碼單元第一實施例的圖7中，圖2的多路復用器15修改為多路復用器15’，一外存儲器18接至多路復用器15’。
外存儲器18有一音頻流區181和一視頻流區182。音頻流區181暫存音頻編碼器11產生的一音頻流，視頻流區182暫存視頻編碼器12產生的一視頻流。
多路復用器15’包括一將音頻編碼器11與視頻編碼器12接至外存儲器18的內部總線157。
還有，多路復用器15’包括一總線判優電路158，它接至控制電路152、地址生成電路153、音頻編碼器11、視頻編碼器12和CPU17。
總線判優電路158對控制電路1521、音頻編碼器11、視頻編碼器12和CPU17的各個命令進行判優，用以訪問用于數據傳輸的內部總線157。地址生成電路158傳輸地址數據，用以在總線判優電路158的控制下從外存儲器18中讀取數據并將數據寫入外存儲器18。
另外，多路復用器15’包括一音頻流超高速緩沖存儲器159、一視頻流超高速緩沖存儲器160和一首部超高速緩沖存儲器161，它們由控制電路152控制。
首部超高速緩沖存儲器161接至CPU17。
外存儲器18通過內部總線157并行接至超高速緩沖存儲器159和160，超高速緩沖存儲器159、160和161共同接至選擇電路154。
例如，控制電路152通過總線判優電路158’控制地址生成電路153，并響應于從命令FIFO存儲器151獲取的一預定命令控制超高速緩沖存儲器159、160和161。CPU17在一時分基礎上發出命令，按順序讀取分別存入超高速緩沖存儲器159、160和161中的一個系統首部、多個不同種類首部和多個不同種類傳輸數據。這樣，一個數據輸入裝置通過上述結構實現。
類似地，控制電路152響應于所獲取的命令控制超高速緩沖存儲器159、160和161以及選擇電路154，從而從超高速緩沖存儲器159、160和161中讀取一系統首部、一音頻首部、一視頻首部、音頻包數據和視頻包數據，并將它們多路轉換為單獨一個系統流，該單獨一個系統流從選擇電路154向外輸出。這樣，一流生成裝置和一用來向外輸出的輸出裝置通過上述結構實現。
另外，當處理系統首部讀命令時，控制電路152控制選擇電路154，以便在一預定時間周期將輸出數據的提供部分從首部超高速緩沖存儲器161切換到系統時鐘計數器156，并將當前時間的系統時鐘信號插入該系統流系統首部一預定位置。這樣，一時鐘輸入裝置通過上述結構實現。
對于圖1的數據處理系統來說，用圖7的編碼單元代替圖2的編碼單元，在相互同步的音頻數據與視頻數據傳輸之前，壓縮它們并將它們多路轉換成PS或TS形式的單獨一個系統流。該系統流然后由相應的譯碼單元2接收，該譯碼單元2再生音頻與視頻輸出數據。
在上述情況下，CPU17首先生成一系統首部并將它存入首部超高速緩沖存儲器161。之后，CPU17如圖8所示工作，這類似于圖5所示現有技術的工作。不同之處在于，本實施例的CPU17在確定是否分別生成一音頻包或一視頻包時，檢查音頻流超高速緩沖存儲器159中的音頻流量和視頻流超高速緩沖存儲器160中的視頻流量。而且，本實施例的CPU將那些首部寫入首部超高速緩沖存儲器161。
存入命令FIFO存儲器151的命令然后由控制電路152按順序讀取，用以控制每個超高速緩沖存儲器160、161和159并通過總線判優電路158控制地址生成電路153。
下面參照圖8A和8B說明控制電路152的工作。
首先，在步驟801，響應于系統首部讀命令，控制電路152控制選擇電路154，以使選擇電路154選擇首部超高速緩沖存儲器161。由此，一系統首部輸出到外部。
接著，在步驟802，控制電路152確定是否建立了插入一系統時鐘信號的一個預定時間周期位置。僅當該預定時間周期位置建立時，才使控制過程轉到步驟803。否則，控制過程返回步驟801。
在步驟803，控制電路152控制選擇電路154，以便從首部超高速緩沖存儲器161切換到系統輸出時鐘計數器156，并在輸出系統首部的過程中將當前時間的當前系統時鐘信號作為數據輸出。步驟804重復步驟803。由此，系統時鐘信號輸入到正在向外輸出系統首部的預定時間周期位置。然后，選擇電路154選擇首部超高速緩沖存儲器161，以便輸出系統首部的剩余部分。
在步驟805，響應于音頻首部讀命令，控制電路選擇器154選擇首部超高速緩沖存儲器161。由此，向外輸出一音頻首部。
接著，在步驟806，響應于音頻流讀命令，控制電路152控制選擇電路154選擇音頻流超高速緩沖存儲器159，以便向外輸出音頻包數據。
在步驟807，控制電路152請求將一音頻包數據從外存儲器18的音頻流區181輸送給音頻流超高速緩沖存儲器159。
在步驟808，響應于視頻首部讀命令，控制電路152控制選擇電路154選擇首部超高速緩沖存儲器161，以便向外輸出視頻首部。
接著，在步驟809，響應于視頻首部讀命令，控制電路152控制選擇器154選擇視頻超高速緩沖存儲器160，以便向外輸出視頻流。
然后，在步驟810，控制電路152請求將下一包的一視頻流從外存儲器18的視頻流區182輸送到視頻流超高速緩沖存儲器160。
另一方面，若獲得了填充包讀命令，則在步驟811，控制電路152控制選擇電路14選擇填充輸出電路155。由此，向外輸出一填充包。
重復上述操作，直到處理了構成一個包的最后一個命令為止。
地址生成電路153生成一適當地址數據，用以在總線判優電路158的控制下將音頻流從音頻編碼器11寫入音頻流區181、將該音頻流從音頻流區181讀入音頻流超高速緩沖存儲器159、將視頻流從視頻編碼器12寫入視頻流區182和將該視頻流從視頻流區182讀入視頻流超高速緩沖存儲器160。
如上所述，從編碼單元1向外輸出的系統流包括一系統時鐘信號，它表示當前時間并插入系統首部。因此，用于從外部接收系統流的圖1譯碼單元2能與其自身系統時鐘信號同步，并準確地識別音頻包與視頻包的譯碼時間周期與再生時間周期。
圖7的編碼單元1僅裝有單一外存儲器18，該單一外存儲器18用來按順序暫存分別由音頻編碼器11和視頻編碼器12生成的音頻流與視頻流。這樣，多路復用器15’僅需單獨一個接口，用以訪問外存儲器18，由此多路復用器15’可減小的尺寸并大量生產。
當設置單一外存儲器18且在一實時基礎上從其中讀取數據并將數據寫入其中時，可能必須使一數據讀操作長時間保持在一備用狀態，以便執行一數據寫操作。但是，對于多路復用器15’來說，從外存儲器18讀取的各流暫時存入超高速緩沖存儲器159與160中，之后它們以一系統流形式向外輸出，從而減小了危險，保證了整體良好的傳送速率，所述危險是，在譯碼單元譯碼和再生的起因時間之后延遲傳輸一系統流中音頻包與視頻包的危險和頻繁輸出填充包的危險。
應指出，當接至多路復用器15’的外存儲器18有一相對較大的暫存容量而不會使按順序生成的各數據溢出時，設置于多路復用器15’中的超高速緩沖存儲器159與160制成有一最小容量，該容量滿足暫存所需用來連續生成系統流各個包的要求。
當超高速緩沖存儲器159、160和161之一向外輸出其存儲的數據時，其余兩個超高速緩沖存儲器可按順序從外存儲器18或CPU17接收數據。因此，超高速緩沖存儲器159和160需要有存儲至少一個音頻包和一個視頻包的容量，而首部超高速緩沖存儲器161需要有存儲每個各個類型的至少一個首部容量。
這樣，若與圖2的多路復用器15相比，當圖7的多路復用器15’需有三個內裝超高速緩沖存儲器以實現存儲器數目的顯著增加時，它們在電路尺寸上的增加相當小，而編碼單元1的整體尺寸可顯著減小，這是因為它僅包括單獨一個接口從而減小了導線與插接件的數目。
在不脫離本發明實質與范圍的情況下，可以各種方式變換和修改第一實施例。例如，可用于第一實施例的一個系統流包括待多路轉換的多個不同種類的各個首部與數據，這樣，一個系統流可用來傳輸各個其他種的數據。
另外，在第一實施例中，控制電路152控制選擇電路154，從而在一適當時間周期從首部超高速緩沖存儲器161切換到系統時鐘計數器156，以便將一系統時鐘信號插入一系統流的適當位置。但是，例如，一專用切換控制電路可另外接至首部超高速緩沖存儲器161的輸出端，用以檢測其中插入有一系統時鐘信號的系統首部的正確位置，并控制電路選擇電路154。
在示出根據本發明的編碼單元第二實施例的圖9中，圖7的多路復用器15”又修改成一多路復用器15”。在圖9的多路復用器15”中，用由控制電路152控制的選擇器162、單一內部緩沖器163和系統時鐘插入電路164代替圖7的超高速緩沖存儲器159、160和161。
而且，音頻包與視頻包的系統首部與各個首部存入外存儲器18中。
內部緩沖器163經選擇電路162接至內部總線157和填充輸出電路155，外存儲器18接至內部總線157。內部緩沖器163還接至選擇電路154和系統時鐘插入電路164。系統時鐘插入電路16接至控制電路152及地址生成電路153，還接至選擇電路154。
內部緩沖器163包括系統流緩沖器(FIFO)1631、寫地址寄存器1632和讀地址寄存器1633。地址寄存器1632與1633接至系統流緩沖器1631。應指出，地址寄存器1632與1633的內容由控制電路152更新。
寫地址寄存器1632暫存存入系統流緩沖器1631中用來寫數據的地址數據，而讀地址寄存器1633暫存存入系統流緩沖器1631中用來讀數據的地址數據。
系統流緩沖器1631暫存從外存儲器18按順序獲取的各個首部與流，以使它們多路轉換成單獨一個系統流，從而在那里邏輯上實現一系統流生成裝置。
在是圖9系統時鐘插入電路164一詳細電路圖的圖10中，地址生成電路153的地址寄存器153a接至系統時鐘插入電路164。地址寄存器153a暫存待用來從外存儲器18中讀取各個首部與流的地址數據。這樣，對應于暫時存入地址寄存器153a中的地址數據，在一時分基礎上從外存儲器18中按順序讀取一系統首部、多個不同種類的數據首部和多個不同種類的傳輸數據，以便在那里邏輯上實現一數據輸入裝置。
系統時鐘插入電路164由一地址寄存器1641和一接至地址寄存器153a與1641的比較器1643構成。
地址寄存器1641適于暫存外存儲器18中一地址數據，該地址數據用來尋址存入外存儲器18中系統首部的位置，在該位置處插入一系統時鐘信號。當處理一系統首部讀命令時，地址寄存器1641的內容由控制電路152預先確定。比較器對暫時存入地址寄存器153a中的地址數據和存入電址寄存器1641中的地址進行比較。
系統時鐘插入電路164還由地址獲取電路1643和比較器1644構成。地址獲取電路1643接至內部緩沖器163的寫地址寄存器1632和比較器1642。地址獲取電路1643與內部緩沖器163的讀地址寄存器1633都接至比較器1644，比較器1644經控制電路接至選擇電路154。
當比較器1642作出的比較結果顯示出一致時，而該一致表示系統首部恰正從外存儲器18中讀取，地址獲取電路1643從寫地址寄存器1632獲取地址數據并暫存該數據，該地址數據作為要用作系統流緩沖器1631暫存系統首部的地址數據。
比較器1644對地址獲取電路1643的地址數據與地址寄存器1633的地址數據進行比較。若比較的結果顯示一致，則選擇電路154將輸出數據的目的地從系統流緩沖器1631切換到系統時鐘計數器156。由于選擇電路154通常選擇系統流緩沖器1631作為輸出數據源并向外部輸出一系統流，所以在那里邏輯上實現一數據輸出裝置。這樣，當比較器1644的比較結果顯示如上所述的一致時，它將發送數據的源切換到系統時鐘計數器156，將一表示當前時間的系統時鐘信號加入到該系統流系統首部的預定位置，以便在那里邏輯上實現一時鐘輸入裝置。
在第二實施例中，象第一實施例的多路復用器15”那樣，多路復用器15”能將音頻流和視頻流多路轉換成為一PS或TS形式的單獨一個系統流，然后該系統流作為數據傳輸。但是，該多路復用器15”與第一實施例中多路復用器15’的不同點在于，它并不將各個首部與流分別存入分開的超高速緩沖存儲器中，而是將它們按順序存入內部緩沖器163中，以使多個數據在該操作階段多路轉換成一系統流。
CPU以圖8所示的同一方式工作，但它將各個首部寫入外存儲器18，檢查外存儲器18中音頻流區181中的音頻流量與視頻流區182中的視頻流量，同時確定是否要分別生成音頻包或視頻包。
然后，當各個暫存于內部緩沖器163的數據作為一系統流從選擇電路154向外輸出時，從選擇電路154發送數據的源在一適當時間周期切換為系統時鐘計數器156，以便將一表示當前時間的系統時鐘信號插入系統流系統首部的預定位置。
更具體地說，控制電路152按順序讀取CPU17存入命令FIFO存儲器151中的各個命令，并通過總線判優電路158控制電路地址生成電路153，從而執行如圖11所示從外存儲器向內部緩沖器163傳輸數據的操作。
首先，在步驟1101，響應于系統首部讀命令，控制電路152產生該系統首部預定位置的一個地址數據，在該預定位置處將插入一系統時鐘信號，控制電路152將該地址數據寫入時鐘插入電路164的地址寄存器1641中。
若CPU17得知該存有系統首部的外存儲器18的地址，則可由CPU17識別該預定位置。否則，地址生成電路153可在存儲CPU17所生成的系統時設定該預定位置。
接著，在步驟1102，控制電路152通過總線判優電路158控制地址生成電路153。因此，地址生成電路153生成用來從外存儲器18讀取各個數據的地址數據，并將其寫入地址寄存器153a，以便響應于地址寄存器153a中暫存地址數據，在一時分基礎上分別從外存儲器18的三個區181、182和183讀取各個首部及音頻與視頻流。
然后，在步驟1103，控制電路152更新寫地址寄存器1632中的地址數據。由此，把從暫時存入地址寄存器153a的地址數據所指定的外存儲器18中按順序讀取的各個數據按順序寫入內部緩沖器163的系統流緩沖器1631中，該系統流緩沖器1631由暫時存入寫地址寄存器1632的地址數據指定。
步驟1102和1103由步驟1104重復進行，直到數據傳輸完成為止。
如上所述，當地址寄存器153a的地址數據由步驟1102更新時，地址寄存器153a的地址數據由比較器1642用來與地址寄存器1641的地址數據作比較。由此，若發現它們相互一致，則將寫地址寄存器1632中的地址數據暫時寫入地址獲取電路1643。換句話說，當所讀數據正好符合一系統時鐘信號所要插入正從外存儲器18讀取的系統首部中一位置時，就將系統流緩沖器1631的相應寫地址數據寫入地址獲取電路1643。
由控制電路152進行的系統流輸出操作示于圖12中。
首先，在步驟1201，控制電路152控制選擇器154選擇內部緩沖器163。
接著，在步驟1202，控制電路152更新讀地址寄存器1633的地址數據。即，響應于暫時存入讀地址寄存器1633的地址數據，把寫入系統流緩沖器1631的多路轉換包從該系統流緩沖器1631中讀出，并從選擇電路154中向外輸出。
步驟1201與1202由步驟1203重復進行，直到輸出操作完成為止。否則，控制過程前進至步驟1204。
在步驟1204，確定比較器1644的輸出信號是否為“1”，即，地址獲取電路1643的地址數據是否與讀地址寄存器1633的一致。僅當比較器1644的輸出信號為“1”時，控制過程才轉到步驟1205和1206。否則，控制過程返回步驟1202。
在步驟1205，把從選擇電路154發送數據的源從系統流緩沖器1631切換到系統時鐘計數器156。步驟1205由步驟1206重復，直到一系統時鐘信號的插入完成為止。
因而，當多路轉換的包從系統流緩沖器1631中按順序讀取、并且一向外輸出的系統時鐘信號插入系統首部時，一系統時鐘信號從系統時鐘計數器156向外輸出。
如上所述，從圖9的編碼單元1向外輸出的系統流載有一系統時鐘信號，該信號表示當前時間并插入系統流的系統首部，從而使從外部接收該系統流的圖1譯碼單元2能與其自身系統時鐘信號準確同步，由此在適當的各個時間周期對音頻包與視頻包進行譯碼。
像第一實施例的編碼單元1那樣，第二實施例的編碼單元1僅裝有一單一外存儲器18，它用來暫存音頻流與視頻流以及各個首部。這樣，僅需單獨一個接口用于多路復用器15”以便訪問外存儲器18，并由此使多路復用器15”的尺寸減小且能大量制造。
另外，由于第二實施例的多路復用器15”僅用單獨一個外存儲器18來暫存各數據，所以一數據讀操作必須長時間保持一備用狀態，以便執行數據寫操作。但是，對于第二實施例的多路復用器15”來說，從外存儲器18中讀取的多路轉換包暫時存入內部緩沖器163，然后以一系統流向外輸出，從而可以減小一些危險以確保一整體良好的傳送速率，所述危險是，在譯碼單元譯碼與再生的適當時間之后延遲傳輸包的危險和頻繁輸出填充包的危險。
尤其是，第二實施例的多路復用器15”適于多路轉換各個首部及音頻與視頻流，之后，將它們暫時存入該單一內部緩沖器163，由此無需配備用來暫時存儲不同種類數據的多個超高速緩沖存儲器。因此，對于這樣一個內部緩沖器來說，有一所需用來連續形成系統流的最小存儲容量就足夠了。這樣一個內部緩沖器通常需要有一存儲至少單獨一個包的存儲容量。
因而，若與圖2現有技術多路復用器15相比，當第二實施例的多路復用器15”需要有一額外單一內部緩沖器時，電路尺寸的增大歸因于它相當小且裝置的整體尺寸可顯著減小，因為編碼單元僅包括單獨一個接口從而減小了導線與接插件的數目。
另外，如此構造第二實施例的多路復用器15”，以致當把各個數據從外存儲器18輸送給內部緩沖器163時，僅當外存儲器18的讀地址與系統時鐘信號的插入地址一致時才暫存內部緩沖器163的寫地址；而當從選擇電路154向外輸出存入內部緩沖器163的多路轉換包時，僅當讀地址與暫存學地址一致時才從選擇電路154向外輸出系統時鐘計數器156的一個系統時鐘信號。
因而，可將一系統時鐘信號插入系統流的正確位置，該系統流通過多路轉換各個數據產生，在暫時存入內部緩沖器163之后向外輸出。該處理操作可通過利用硬件比較地址數據來以一簡單的方式可靠地執行。
本發明并不限于上述第二實施例，在不脫離本發明的實質與范圍的情況下，可以各種方法改變和修改它。例如，如圖13所示，可以將比較器1642接至系統流緩沖器1631的另外一個輸入端，而將系統流緩沖器1631的另外一個輸出端接至選擇電路154的控制端。圖13中，將系統時鐘插入電路164改為一系統時鐘插入電路164’，其中去掉了圖10的地址獲取電路1643和比較器1644。
對于圖13的結構來說，當從外存儲器18向內部緩沖器163傳送各個數據的操作正好擊中用來插入一系統時鐘信號的系統首部正確位置時，將一作為比較器1642的比較結果所獲得的標識數據寫入系統流緩沖器1631。當一系統流從內部緩沖器163向外輸出時，選擇電路154由同時從內部緩沖器163輸出的標識數據控制，選擇系統時鐘計數器156。
圖13中，由于圖10的地址獲取電路1643和比較器1644可去除，所以可進一步減小多路復用器的尺寸并大量生產。但是，所要使用的數據量會增多，因為必須將標識數據插入系統流緩沖器163。因而第二實施例與其修改實施例各有其優點與缺點，建議根據應用選擇二者之一以為使用。
如本文以上所述，根據本發明，可通過僅用單獨一個外存儲器來以一系統流的形式順利地向外輸出不同種類的數據，用以傳輸。
權利要求
1．一種數據多路復用裝置，包括一內部總線(157)；一單一外存儲器(18)，其接至所述內部總線，用來存儲一系統首部、不同種類的首部數據和不同種類的傳輸數據；一首部存儲電路(161)，用來存儲所述系統首部和所述首部數據；多個數據存儲電路(159、160)，其接至所述內部總線，用來存儲所述傳輸數據；一數據輸入電路(153)，其接至所述外存儲器，用來在一時分基礎上從所述外存儲器獲取所述傳輸數據，以便將所述傳輸數據存入所述數據存儲電路之一；一系統時鐘信號生成電路(156)，用來不斷產生一表示當前時間的系統時鐘信號；和一選擇電路(154)，其接至所述首部存儲電路、所述數據存儲電路和所述系統時鐘信號發生電路，用來按順序選擇所述首部存儲電路和所述數據存儲電路，并生成由所述系統首部、所述首部數據和所述傳輸數據形成的一系統流，所述選擇電路還選擇所述系統時鐘生成電路，用以將所述系統時鐘信號輸入所述系統首部的一個預定位置。
2．如權利要求1所述的裝置，其特征在于所述傳輸數據由一音頻流與一視頻流構成，所述首部存儲電路包括一首部超高速緩沖存儲器，該存儲器有一存儲至少一個所述系統首部與首部數據的容量，所述數據存儲電路之一包括一音頻超高速緩沖存儲器，該存儲器有一存儲至少一個所述音頻流的包的容量，所述數據存儲電路的另一個包括一視頻超高速緩沖存儲器，該存儲器有一前儲至少一個所述視頻流的包的容量。
3．一種多路復用裝置，包括一內部總線(157)；一單一外存儲器(18)，其接至所述內部總線，用來存儲一系統首部、不同種類的首部數據和不同種類類的傳輸數據；一系統流存儲電路(163)，用來存儲一系統流；一數據輸入電路(153)，其接至所述外存儲器，用來生成所述外存儲器的第一地址，以便讀取所述首部數據與所述傳輸數據從而產生所述系統流，并將所述系統流存入所述系統流存儲電路；一系統時鐘信號生成電路(156)，用來不斷產生一表示當前時間的系統時鐘信號；一系統時鐘插入電路(164)，其接至所述數據輸入電路與所述系統存儲電路，用來生成一定時信號，用以將所述系統時鐘信號插入所述系統流的所述系統首部；和一選擇電路(154)，其接至所述系統流存儲電路和所述系統時鐘信號生成電路，所述選擇電路通過操作接至所述系統時鐘插入電路，當所述系統時鐘插入電路未產生所述定時信號時，所述選擇電路選擇所述系統流存儲電路；而當所述系統時鐘插入電路產生所述定時信號時，選擇所述系統時鐘信號生成電路。
4．如權利要求3所述的裝置，其特征在于所述系統流存儲電路包括一系統流先進先出存儲器(1631)；一寫地址寄存器(1632)，其接至所述系統流先進先出存儲器，用來生成一寫地址，用以將數據寫入所述系統流先進先出存儲器；和一讀地址寄存器(1633)，其接至所述系統流先進先出存儲器，所述系統時鐘插入電路包括一地址寄存器(1641)，用來存儲所述外存儲器的第二地址，該地址表示所述系統首部的一個特定位置；第一比較器(1642)，其接至所述數據輸入電路和所述地址寄存器，用來比較所述第一地址與所述第二地址；一地址獲取電路(1643)，其接至所述寫地址寄存器和所述第一比較器，用來在所述第一地址與所述第二地址一致時存儲所述寫地址；和第二比較器(1644)，其接至所述讀地址寄存器和所述地址獲取電路，用來比較所述讀地址與存入所述地址獲取電路的所述寫地址，當所述讀地址與存入所述地址獲取電路的所述寫地址一致時，產生所述定時信號。
5．一種多路復用裝置，包括一內部總線(157)；一單一外存儲器(18)，其接至所述內部總線，用來存儲一系統首部、不同種類的首部數據和不同種類的傳輸數據；一系統流存儲電路(163)，用來存儲一系統流；一數據輸入電路(153)，其接至所述外存儲器，用來生成所述外存儲器的第一地址，以便讀取所述首部數據與所述傳輸數據從而產生所述系統流，并將所述系統流存入所述系統流存儲電路；一系統時鐘信號生成電路(156)，用來不斷產生一表示當前時間的系統時鐘信號；一地址寄存器(1641)，用來存儲所述外存儲器的第二地址，該地址表示所述系統首部的一個特定位置；一比較器(1642)，其接至所述數據輸入電路和所述地址寄存器，用來比較所述第一地址與所述第二地址，當所述第一地址與所述第二地址一致時產生標識數據，所述比較器接至所述系統流存儲電路以便將所述標識數據寫入所述系統流存儲電路；和一選擇電路(154)，其接至所述系統流存儲電路和所述系統時鐘信號生成電路，當所述系統流存儲電路未生成所述標識數據時，所述選擇電路選擇所述系統流存儲電路；而當所述系統流存儲電路生成所述標識數據時，選擇所述系統時鐘信號生成電路。
6．一種數據多路復用方法，包括以下步驟在一時分基礎上按順序獲取多個不同種類外部輸入的傳輸數據，并將它們暫時存入一單一外存儲器(18)；暫時和分別存儲按順序從所述外存儲器獲取的一系統首部、數據首部及所述傳輸數據中的每一個；讀取已暫時存儲的所述系統首部、所述數據首部及所述傳輸數據中的每一個，并將它們多路轉換成單獨一個系統流；把作為數據的一個系統時鐘信號輸入所述生成系統流的所述系統首部一預定位置，該系統時鐘信號表示當前時間；以及向外輸出含所輸入的所述系統時鐘信號的所述系統流。
7．一種數據多路復用方法，包括以下步驟在一時分基礎上按順序獲取系統首部、多個不同種類的數據首部及多個不同種類的傳輸數據，這些數據從外部輸入并暫時存入一單一外存儲器(18)；把從所述存儲器(18)按順序獲取的所述系統首部、所述數據首部和所述傳輸數據多路轉換成所述單獨一個系統流；暫時存儲所述生成的系統流；讀取所述存儲的系統流，并將一表示當前時間的系統時鐘信號作為數據輸入所述系統首部的一個預定位置；以及向外輸出含所述系統時鐘信號的所述系統流。
全文摘要
在數據多路復用裝置中,單一外存儲器存儲不同種類傳輸數據。首部超高速緩沖存儲器存儲系統首部和首部數據,多個數據超高速緩沖存儲器存儲傳輸數據。超高速緩沖存儲器經內部總線接至外存儲器。數據輸入電路在時分基礎上從外存儲器中順序獲取傳輸數據,將傳輸數據存入數據超高速緩沖存儲器之一。系統時鐘信號生成電路不斷生成表示當前時間的系統時鐘信號。選擇電路順序選擇超高速緩沖存儲器,產生系統首部、首部數據和傳輸數據形成的系統流。
文檔編號H04J3/04GK1234692SQ98120650
公開日1999年11月10日 申請日期1998年9月22日 優先權日1997年9月22日
發明者林直哉 申請人:日本電氣株式會社