專利名稱：同步—異步轉換器的制作方法
技術領域：
本發明涉及電信技術。該發明可以將時分異步技術為基礎的ATM系統與時分同步技術為基礎的STM系統結合起來。因為在現有的網中逐步引入了ATM型交換，必須要有它和STM型交換的相互配合。
STM技術的特征在于在脈沖編碼調制的同一幀中速度為64kbit/s的多路通信的多路復用。這個幀從IT0到IT31分割成32個時間間隔。每個IT用于一個專門的通信，并具有64kbit/s的傳輸速度。幀的開端是通過包含在IT0中的稱為同步化結構識別的。
ATM技術的特征在于在分組的公共載體上的多路復用。該載體是例如以4個八位位組的信息頭識別的并具有32個八位位組的有效存儲容量的36個八位位組的存儲分組。一個給定的信息頭與給定的通信相對應。該載體中的傳輸速度與其發送出的通信速度無關。
因此，脈沖編碼調制的一個幀的異步一同步轉換器包括-在同步向異步的方向上每個通道存儲了2個八位位組，以便形成各存儲單元的有效內容;
將每個通道的特定信息頭附加于每個分組;
在同一載體上存儲不同分組的多路復用。
-在異步向同步的方向上利用對被接收分組信息頭的分析識別通道;
存儲被接收分組的有效內容;
從存儲器中讀出一個八位位組，并以脈沖編碼調制方式在每個IT時間間隔中發送。
常用的異步-同步轉換裝置能實現低傳輸速度或高傳輸速度的單一數字通道的轉換，并包括分組及拆分組。分組是利用對到達的比特或八位位組的計數由數字的位流集合成一個分組，并附設識別通道的標志。拆分組是執行反向操作的，并由在同一標記的分組中包含的信息再形成循環的位流。
本發明的目的是為了提供一個同步/異步及異步/同步轉換器，它連接在一個同步網上，在該網中信息被多路同步傳輸幀發送，其中每個幀被分成至少用于一個通信通道的32個時間間隔;并與一個異步網相連接，在該網中信息由分組發送，該分組具有4個八位位組的信息頭及32個八位位組的有效部分，其特征在于它包括一個具有第一接口及第二接口的隨機存取存儲器;一個第一接口控制電路，它一方面與第一接口相連接，另一方面與發送同步輸入多路傳輸的同步輸入多路傳輸線及發送同步輸出多路傳輸的同步輸出多路傳輸線相連接，所述同步輸入及輸出多路傳輸是幀多路傳輸;及第二接口控制電路，它一方面與第二接口相連接，另一方面與異步輸入多路傳輸連接線及異步輸出多路連接線相連接，這些連接線發送由每個與一通道相關的分組形成的異步多路傳輸，其特征還在于在同步網向異步網的方向上，第一接口控制電路保證在存儲器中存儲至少每通道的32個八位位組，第二接口控制電路利用讀存儲器保證存儲數據的分組化及在異步輸出連接線上分組的發送，以及在于在異步網向同步網的方向上，第二接口控制電路保證在存儲器中至少利用異步輸入連接線存儲一個接收的分組，第一接口控制電路利用讀存儲器保證在同步輸出多路傳輸連接線上以幀方式的發送。
本發明通過對以下附圖描繪的實施例的描述將能更好地被理解，其附圖為

圖1同步/異步轉換器慨圖;
圖2A和2B圖1中雙接口存儲器的結構，圖2A是關于M32工作方式，圖2B是M1工作方式;
圖3存儲器信號標字的格式;
圖4存儲器寫指示符的格式;
圖5存儲器讀指示符的格式;
圖6存儲器描述符的格式;
圖7轉換器發送的分組信息頭。
圖1表示異步-同步轉換器的慨圖，它包括一個可隨機存取的雙接口存儲器SRAM，它的第一接口規定為同步接口，第二接口規定為異步接口;一個同步接口控制電路SPM;一個異步接口控制電路APM和FIFO類型的單元存儲器M。
同步接口控制電路SPM一方面與一根同步輸入多路傳輸線ME及一根同步輸出多路傳輸線MS相連接，另一方面與雙接口存儲器SRAM的同步接口相連接，并接收幀時鐘信號HT和節拍再生器的bit時鐘信號HB，該節拍再生器在圖中未示出并與輸入多路傳輸線ME相連接。異步接口控制電路APM一方面與雙接口存儲器SRAM的異步接口相連接，另一方面直接與異步輸出連接線LS相連接，并通過分組存儲器M與異步輸入連接線LE相連接;它接收本地時鐘(圖中未示出)的時鐘信號HL。異步輸入和輸出的連接線是并行連接線，每部分有11條線路，其中8條比特線是用于數據;一條用于分組起始端上零電平分組的始端，這就是說，在滿分組的第一個八位位組中，一條線在一個滿分組的整個期間是用于零電平的滿分組，一條線用于在異步連接線始端的八位位組時鐘信號。
分組存儲器M的輸入端與異步輸入連接線LE相連接，其輸出端與控制電路APM相連接。分組存儲器M有9個比特寬，其中8個比特與8個比特線F1/8相連接，第9個比特與分組起始線F9相連接;寫入啟動輸入端與滿分組線F10相連接，以便存儲輸入的滿分組信號，而其寫入輸入端則與時鐘信號線F11相連接。分組存儲器M形成一個緩沖器，旨在降低由異步輸入連接線接收的二進制數的傳輸速度，以便能與第二接口控制電路APM的處理速度相適應。存儲器M只包括滿分組。
同步接口控制電路SPM和異步接口控制電路APM各有邏輯接口可編程序網，例如是由XILINX公司生產的元件XC3090，它涉及一種標準化的元件，當轉換器啟動時，用該元件內部的靜態存儲器的編程實現其個性化。
本發明轉換器可以按照兩種工作方式運行，通過轉換器外部的一個指令MF可以對方式進行選擇，并對APM和SPM控制電路起作用。在第一種工作方式、即規定的M32方式中，一個虛電路的序號被分配給一幀中的每個時間間隔;而在第二工作方式、即規定的M1方式中，一個虛電路的序號被分配給同步多路轉換器一幀中的32個時間間隔。
存儲器SRAM包括有一個八位位組的8192個字，圖2A，2B表示以M1方式和M32方式工作的存儲器的結構。在上述圖中，八位位組的地址Ad是十六進制的。地址0000就是第一個八位位組的地址，而地址1FFF是存儲器的第8192個八位位組的地址。
在圖2A中，從第一個八位位組開始，可以連續地找到第一個分組區Z0.C，第二個分組區Z1.C，從Z0.D到Z31.D的32個拆分組區，一個描述符區Z.DES，一個讀指示符區Z.PTL，一個寫指示符區Z.PTE，一個非利用區ZNU1和一個信號標區ZS。
分組區Z0.C和Z1.C的每個包括BC0到BC31的32個分組塊，每個分組塊為32個八位位組。這二個區的組合的開始和結尾地址分別為0000和07FF。
拆分組區Z0.D到Z31.D的每個包括各為32個八位位組的從BD0到BD3的四個拆分組塊。該32個區的首尾地址分別為0800和17FF。
描述符Z.DES包括每個為一個八位位組的128個描述符，這個區的首尾地址分別為1800和187F。
讀指示符區Z.PTL包括每個為一個八位位組的32個讀指示符。這個區的首尾地址分別為1880和189F。
寫指示符區Z.PTE包括每個為一個八位位組的32個寫指示符。這個區的首尾地址分別為18AO和18BF。
非使用區ZNU1包括1855個八位位組。
信號標區是一個地址為1FFF的八位位組，這是存儲器的最后一個八位位組。
在圖2B中，從地址為0000的第一個八位位組起可連續找到第一分組區Z0.C1，第二分組區Z1.C1，一個非利用區ZNU2，一個拆分組區Z0.D，一個非利用區ZNU3，一個描述符區Z.DES，一個讀指示符區Z.PTL，一個寫指示符區Z.PTE，一個非利用區ZNU1和一個信號標區ZS。
分組區Z0.C1和Z1.C1是由32八位位組的塊BCO構成的。這兩個區的首尾地址分別是0000和003F。
非使用區ZNU2包括1984個八位位組并以07FF地址為結束，它與在圖2A中的第二發組區Z1.C的結尾相對應。
如同圖2A中的情況，拆分組區Z0.D包括從BD0到BD3的四個拆分組塊。這個區的首尾地址是0800和087F。這些首尾地址與圖2A中的拆分組塊Z0.D的首尾地址是一樣的。
非使用區ZNU3包括3968個八位位組和以17FF地址結束。它與在圖2A中的Z1.D到Z31.D拆分組區相對應。
描述符Z.DES包括128個八位位組，但只有前四個可以使用，如同在圖2A中一樣，這個區的首尾地址分別是1800和187F。
讀指示符區Z.PTL包括32個八位位組，但只有第一個可以使用，如同在圖2A中一樣，這個區的首尾地址分別為1880和189F。
寫指示符區Z.PTE包括32個八位位組，但只有第一個可以使用，如同在圖2A中一樣，這個區的首尾地址分別是18AO和18BF。
非使用區ZNU1與圖2A中所示的非使用區是一樣的，信號標區ZS與圖2A中所示的也是一樣的，構成這個區的八位位組的地址同樣是1FFF。
圖3表示圖2A和2B中信號標區ZS的八位位組的結構。這個八位位組用于在同步接口控制電路SPM與異步接口控制電路APM之間的對話。只有低權位比特S才被使用。S比特是由SPM電路定位的，它經由零到存儲器SRAM的分組區Z0.C或Z0.C1裝載結束和經由1到分組區Z1.C或Z1.C1裝載結束。S比特被APM電路操作。
圖4表示一個寫指示符的結構，該寫指示符由八位位組構成，被電路APM使用來對每個從Z0.D到Z31.D的拆分組區賦值。每個拆分組區寫指示符用于指示所述區中的塊，在其中排列到相應于所述塊的通道上的下一個分組。在一個寫指示符的八位位組中，只有標記為PTE的0和1比特指示塊的序號，塊中排列由分組存儲器M讀所接收到的一個分組的內容。
圖5表示讀指示符的結構，該讀指示符由一個八位位組組成，并被電路SPM使用，由在每個拆分組區中的讀來識別八位位組。每個拆分組區有一個寫指示符用于指示應被發送到同步輸出多路傳輸線上的八位位組。在讀指示符的八位位組中標記為PTL的0到6比特指示要發送到同步輸出多路傳輸線MS的八位位組的序號，八位位組的7比特未被使用。
圖6表示一個描述符的結構。該描述符由一個八位位組構成，其作用是識別拆分組區的塊占用情況。每個塊具有一個描述符，即為128個描述符。描述符指示一個塊為空或占用狀態。在一個描述符的八位位組中，只有標記為D的0比特才被使用。比特D的值是0，表明塊為空狀態;值為1表明塊為被占用的狀態。
分組和拆分組的運行完全是異步的。在雙接口存儲器SRAM上存取的矛盾是通過讀或寫區的工作來解決的。同步接口控制電路SPM的功能是在分組方向上的寫入(同步輸入多路傳輸線ME向異步輸出連接線LS)和拆分組方向上的讀出(異步輸入連接線LE向同步輸出多路傳輸線MS)。異步接口控制電路APM的功能是在分組方向上的讀出和拆分組方向上的寫入。
在M32方式中，分組化的轉換器的工作是利用分組區Z0.C和Z1.C和信號標區ZS，為同圖2A所示，它構成了存儲器SRAM的分組部分。該分組區同一塊的八位位組都與分組化的32個通道中的一個相對應。
實際上，一個塊包括同步輸入多路傳輸的一幀中的從IT0到IT31的32個時間間隔數據。
因此，一般在存儲器SRAM中永久性地具有經由電路SPM存儲的64個幀。在這兩個分組區的集合中，存儲方式是循環緩沖式的。為了分組化，SPM電路履行以下的功能;
-由同步輸入多路傳輸線傳送的同步輸入多路傳輸的接收;
-從時間間隔到時間間隔地，使每個時間間隔的8個比特形成并行;接收的第一個比特是高權位比特，最后一個是低權位比特;
-按IT順序寫入到存儲器SRAM中，電路SPM包括一個模數為2048的地址記數器，該記數器被時鐘幀信號HT同步，以保證存儲在數據塊中的接收幀的完整性。連續IT以遞增地址被寫入，第一個為IT0，最后為IT31。給出的地址總是包含同序號的一個IT。存儲器SRAM的寫入是按同步輸入多路傳輸周期進行的。這就是說一個信息塊為125微秒和一個區為4毫秒。接收到的最后64個幀永久性地存儲在存儲器SRAM中，在同一個地址上的寫入發生在64幀以后，即為8毫秒后。-在區裝載結束時，寫入存儲器SRAM的信號標ZS的八位位組，這包括分組區的序號0或1。在該區中電路SPM不工作。這種空區指示被電路APM用作發送與空分組區相對應的分組。
為了分組化，電路APM包括有一個IT計數器和一個信息塊計數器.IT計數器指示單元化過程中的通道號，信息塊計數器指示分組化過程中分組信息塊的序號。在M32運行方式中，這兩種計數器模數為32。信息塊計數器地讀出一個信息塊的一個八位位組后遞增，IT計數器在讀出32個八位位組后遞增，這就是說分組區的32個信息塊的每個信息塊中讀出一個八位位組即增加一增量。
為了分組化，以M32方式由電路APM完成下述重復功能從Z0.C到Z1.C的每個分組區包括32個信息塊，每個信息塊包含每個分組化通道的一個八位位組，因此一個裝載區包含每個通道的32個有效八位位組，這即為每個通道分組的內容。在分組化操作后，電路APM讀出信號標八位位組，如果信號標八位位組的S比特改變了狀態，電路APM存儲S比特的新值，并開始由S比特指示的分組區中的分組化操作。
當IT和信息塊計數器為0時，電路APM進行-將4個八位位組信息頭在異步輸出連接線LS上的發送，如圖7，它相當于IT0通道，該通道中數據存儲在每個信息塊的0號八位位組中;
-從存儲器SRAM中讀出，并在分組區數據塊BC0的0號八位位組的異步輸出連接線上發送;
-將指示分組區信息塊BC1的信息塊計數器增加一增量，進行讀操作并在信息塊BC1的0號八位位組連接線LS上發送，并連續地一直到對分組區的信息塊BC31的0號八位位組的讀出;
-將指示IT1的IT計數器增加一增量，對于其余31個通道中的每一個重復上述對IT0描述的操作。
當分組區信息塊BC31的第31號八位位組被讀出并在異步輸出連接線LS上發送時，IT計數器和信息塊計數器均為零，電路APM就檢測信號標八位位組，以檢測S比特狀態的變化。如狀態未變化，電路APM即在連接線LS上發送空分組;
-圖7表示信息頭的結構。在存儲8到15比特的虛電路序號字段中，只有低權位8到13比特的5個標記為CV的比特，為電路APM所占用。這5個比特是與使用的IT序號相對應的。對于IT0來說，虛電路CV的讀數是0000，對于IT31來說，虛電路CV的讀數是11111。
電路APM的運行速度是以下述方式選擇的一個區的整個分組化所進行的時間少于由電路SPM裝載的時間。因此在32個通道分組化結束時，電路APM檢測信號標八位位組以檢測S比特。如果S比特沒有變化其狀態，電路APM就在異步輸出連接線LS上發送空分組。
在M1方式中，分組化轉化功能是利用分組區Z0.C1和Z1.C1及信號標區ZS，如圖2B所示，對于這個方式它構成了存儲器SRAM的分組部分。每個分組區簡化成一個信息塊BC0，它包括序號0到31的32個八位位組，這些八位位組構成了分組化通道的有效內容。信號標八位位組的結構和使用與上述的M32功能方式中的相同。
電路SPM的功能與M32方式的一樣，但是唯有2個最后同步輸入的多路傳輸幀是存儲在存儲器SRAM中的。這兩個分組區的每個分組塊都包含著一個幀。在同一地址上的一次寫入發生在兩幀以后，也即為250微秒后。在M1方式中，電路SPM地址計數器的模數為64。
如同在M32方式中一樣，當電路APM檢測了信號標和八位位組的S比特狀態變化后，開始分組化。在M1方式中，電路APM的IT計數器的模數總為32，但因為每個分組區只含有一個信息塊，電路APM信息塊的計數器在M1方式中，在為0時鎖住。從電路APM檢測到S比特狀態變化時開始，它將進行-在輸出異步連接線LS上發送4個八位位組的一個信息頭，其結構與在圖5中所表示的32方式中標明的起端一樣。在M1方式中，只有一個被分組化的虛電路CV的通道讀數為00000。
-在存儲器SRAM上讀出和在由S比特指示的分組區信息塊的32個八位位組的異步輸出連接線LS上發送。
在信息塊上八位位組的讀出順序與寫入順序是一樣的，這就是在IT0中首先的八位位組的內容。
與M32工作方式一樣，對電路APM的運行速度進行選擇，以使得一個分組區分組化時間少于由電路SPM裝載的時間。
在M32和M1兩種工作方式中，拆分組化轉換的運行是利用FIFO類型的分組存儲器M，在其中已存儲了輸入分組。
存儲器M的卸載是通過由異步接口控制電路APM實現的，該電路具有由地方時鐘發送來的時鐘信號HL的分頻而獲得的分組時鐘信號。
為了正確地卸載，在存儲器M中，控制電路APM應能在分組時鐘信號瞬間讀出一個分組的第一個八位位組。為此，存儲器M具有9個比特長度，它又被分為規定為存儲分組數據的8個比特及規定為指示一個分組起始端的第9比特。當一個分組的第一個八位位組存儲在分組存儲器M中時，該第9個比特的位置置位成零。異步化過程如下-在分組時鐘信號的瞬間，系統地讀存儲器M;
-如第9個比特的讀出是有效的，同步化也就是有效的，控制電路APM就進行讀和處理分組中存留的35個八位位組;
-如第9比特是非有效的，則不在分組存儲器M上讀出。
在M32方式中，拆分組化轉換器的運行使用拆分組區Z0.D到Z31.D，讀指示符區Z.PTL，寫指示符區Z.PTE和存儲器SPAM，圖2A中表示了對于M32方式構成的存儲器的拆分組部分。拆分組區的每個信息塊都包括一個拆分組化分組，每個區用于拆分組化的32個通道中的一個通道。128個描述符的每一個都用于一個拆分組區的信息塊，以指示這個信息塊是空狀態或非空狀態。32個寫指示符的每個用于一個拆分組區，以指示在其中已排列了到達相應通道的下一個分組的信息塊。32個讀指示符的每個用于一個拆分組區，當分組存儲器M取得同步化時，控制電路APM的功能為-接收分組信息頭的讀出和信息頭中虛電路序號的存入;虛電路的5個低權位比特用二進制數表示拆分組區的序號，在拆分組區中，電路APM應排列接收分組的有效內容。
-上述區域寫指示符的讀出，它表明存儲接收分組有效內容信息塊的序號，在拆分組區中，電路APM應排列接收分組的有效內容。
-上述區域寫指示符的讀出，它表明存儲器接收分組有效內容信息塊的序號;
-在數據塊中排列分組有效內容，在信息塊中以遞增的地址將一個八位位組排列起來;
-信息塊描述符置位于1;
-在存儲了分組的區中的寫指示符以一單位4模數增量增加。
對于去分組化來說，同步接口控制電路SPM包括一個時間間隔計數器，其模數為32，一個區計數器，其模數為32，它用于方式M1和M32中，因在該方式中只有一個拆分組區，故該區計數器鎖于零，由幀時鐘信號HT使時間間隔計數器形成同步，如圖1所示。在M32方式中，區計數器以時間間隔計數器的節拍增加計數。
在M32方式中，電路SPM執行以下功能-讀對應于區計數器指示的區的讀指示符;
-讀與讀指符對應的信息塊的描述符，用于確定信息塊的空狀態或非空狀態，信息塊序號是由讀指示符中的序號除以32獲得的;
-如果信息塊已滿，讀由讀指示符給出的八位位組及使信息塊指示符增加一增量;如果信息塊未完全讀出，讀與新的時間間隔相應讀指示符;如果信息塊已完全讀出，將描述符置于零，并讀出與由時間間隔計數器指示的新時間間隔相應的讀指示符;
-如果信息塊沒有滿，在同步輸出多路傳輸線上發送一個八位位組的暫停碼。
在M1方式中，拆分組化轉換器的運行利用存儲器SRAM的拆分組區Z0.D，描述符區Z.DES，讀指示符區Z.PTL和寫指示符區Z.PTE，如圖2B所示，對于M1方式上述區構成了存儲器的拆分組部分。拆分組區的每個信息塊都包括一個拆分組化的分組，每個信息塊用于拆分組化的一個通道。
控制電路APM實現的功能與在M32方式中為拆分組化所描述的一樣。應該注意，在M1方式中，只有一個拆分組區Z0.D，并且每個接收分組都包含有一個通道的32個時間間隔，因此這還是一個同步輸出多路傳輸幀的時間間隔。虛電路序號總是指示同一個Z0.D區。因而只有一個讀指示符用于指示存儲接收分組內容的信息塊和4個描述符，并且一個描述符用于區的每個信息塊。
在M1方式中，電路SPM的功能與M32方式中它的功能相似，但在M1方式中，只有一個拆分組區Z0.D，并因此僅有一個讀指示符，不管電路SPM時間間隔計數器傳送什么時間間隔序號，該指示符均被讀出。區計數器閉鎖于零。控制電路SPM實現的功能為-讀讀指示符;
-讀與讀指示符相應的信息塊，以確定信息塊的狀態;同一描述符被連續讀32次，因為一個描述符與一個信息塊有關并且一個信息塊包含了連續的32個IT的數據;一個信息塊的第一個八位位組在IT＝0時讀出，最后一個在IT＝32時讀出。
-如果信息塊已裝載，讀由信息塊的讀指示符給出的八位位組并且增大讀指示符;如果信息塊未被完全讀出，當時間間隔計數器剛一提供一個新的I序號時就讀讀指示符;如果信息塊已完全被讀出，則當該計數器剛供給一個新的IT序號時，將描述符置零D＝0;并讀讀指示符。
-如果信息塊未被裝載，在同步輸出多路傳輸線上發送一個八位位組的暫停碼。
本發明的同步-異步轉換器因而能在M32及M1方式中工作，其工作方式由外部指令MF選擇。當然，當該轉換器投入使用時，執行工作方式的選擇，對控制電路SPM及APM操作的指令如前所說明的，為的是限制在M1方式中存儲器SRAM中使用的分組區及拆分組區，限制描述符的數目及寫指示符的數目。
權利要求
1.同步一異步及異步一同步轉換器，它連接在一個同步網上，在該網中信息被多路同步傳輸幀發送，其中每個幀被分成至少用于一個通信通道的32個時間間隔；并且與一個異步網相連接，在該網中信息由分組發送，該分組具有4個八位位組的信息頭及32個八位位組的有效部分，其特征在于它包括一個具有第一接口及第二接口的隨機存取存儲器(SRAM)，一個第一接口控制電路(SPM)，它一方面與第一接口相連接，另一方面與發送同步輸入多路傳輸的同步輸入多路傳輸線(ME)及發送同步輸出多路傳輸的同步輸出多路傳輸線(MS)相連接，所述同步輸入及輸出多路傳輸是幀多路傳輸，及第二接口控制電路(APM)，它一方面與第二接口相連接，另一方面與異步輸入多路傳輸連接線(LE)及異步輸出多路連接線(LS)相連接，這些連接線發送由每個與一通道相關的分組形成的異步多路傳輸；在同步網向異步網的方向上，第一接口控制電路(SPM)保證在存儲器(SRAM)中存儲至少每通道的32個八位位組，第二接口控制電路(APM)利用讀存儲器保證存儲存儲數據的分組化及在異步輸出連接線(LS)上分組的發送；在異步網向同步網的方向上，第二接口控制電路(APM)保證在存儲器(SRAM)中至少利用異步輸入連接線(LE)存儲一個接收的分組，第一接口控制電路(SPM)利用讀存儲器保證在同步輸出多路傳輸連接線(MS)上以幀的方式發送。
2.根據權利要求1的同步-異步轉換器，其特征在于在第一工作方式(M32)中，一個幀的每個時間間隔用于一個通道，及在第二工作方式(M1)中，每個幀的所有的時間間隔用于同一通道，工作方式利用外部指令(MF)選擇，外部指令適用于第一接口控制電路(SPM)及第二接口控制電路(APM)。
3.根據權利要求2的同步-異步轉換器，其特在于在第一工作方式(M32)中，存儲器(SRAM)包括兩個分組區(Z0.C，Z1.C)，每個分組區包括每個為32個八位位組的32個分組塊(BC0至BC31)，每個塊包括一個分組化的幀，及每個分組區交替地由第一接口控制電路(SPM)寫入及由第二接口控制電路(APM)讀出，每個為32個八位位組的4個分組塊(BD0至BD3)中每個為32個分組區，每個分組區用于一個通道及一個分組區的每個塊包括一個與所述區通道相關的分組，一個描述符區(Z.DES)對每個拆分組塊具有一個描述符，以指示該塊是否裝載或為空，一個讀指示符區(Z.PTL)對每個拆分組區具有一個八位位組的讀指示符，以指示在所述拆分組區中讀一個八位位組，一個寫指示符區(Z.PTE)對于每個拆分組區具有一個八位位組的寫指示符，以指示所述區中塊的寫入，該所述區中寫入了一個相關于所述拆分組區的一個接收分組，以及一個八位位組的信號標(ZS)，以指示哪個拆分組區(Z0.C;Z1.C)已裝載。
4.根據權利要求2的同步-異步轉換器，其特征在于在第二工作方式(M1)中;存儲器(SRAM)包括每個為32個八位位組的塊(BCO)的兩個分組區(Z0.C1及Z1.C1)，每個塊包括一個分組化的幀及每個分組區交替地由第一接口控制電路(SPM)寫入及由第二接口控制電路(APM)讀出，每個為32個八位位組的4個拆分組塊(BD0到BD3)的拆分組區(Z0.D)，每個拆分組塊包括一個分組，一個描述符(Z.DES)包括每個為一個八位位組的4個描述符，每個描述符用于一個拆分組塊，用于指示塊是否裝載或為空，一個讀指示符區(Z.PTL)包括一個八位位組的讀指示符，用以在讀時指示一個拆分組區的八位位組，一個寫指示符區(Z.PTE)具有一個寫指示符，用以在寫時指示已寫入一個接收分組的拆分組區的一個塊，以及一個八位位組的信號標區(ZS)，用以指示哪個分組區(Z0.C1，Z1.C1)已裝載。
5.根據權利要求1的同步-異步轉換器，其特征在于第二接口控制電路(APM)通過一個中間的FIFO類型的分組存儲器(M)與異步輸入連接線(LE)相連接，在其中已存儲了異步輸入連接線(LE)的滿分組。
全文摘要
該轉換器包括一個具有第一及第二接口的存儲器(SRAM)，一個第一接口控制電路(SPM)與第一接口、同步輸入多路傳輸線(ME)及同步輸出多路傳輸線(MS)相連接，一個第二接口控制電路(APM)與第二接口相連接并經由一個FIFO類型的分組存儲器(M)與異步輸入連接線(LE)相連接，并與異步輸出連接線(LS)相連接。一個轉換器外部的指令(MF)適用于接口控制電路以便選擇工作方式在第一工作方式(M32)中，一個同步多路傳輸幀的每個時間間隔用一個通信通道，在第二工作方式(M1)中同步多路傳輸幀的所有的時間間隔用于一個通道。
文檔編號H04J3/16GK1054158SQ9011011
公開日1991年8月28日 申請日期1990年12月13日 優先權日1989年12月13日
發明者讓·米歇爾·巴爾扎諾, 阿蘭·雷·布方特 申請人:阿爾卡塔爾有限公司