本(ben)發(fa)明(ming)涉及拼接屏(ping)，尤其(qi)涉及一種拼接處理器(qi)及拼接屏(ping)。

背景技術：

1、led拼(pin)(pin)接(jie)(jie)(jie)大屏(ping)已廣泛應用(yong)于(yu)各行各業，因其具有(you)高亮度(du)，無拼(pin)(pin)縫，深受(shou)市場(chang)歡迎。在工程屏(ping)應用(yong)中，由于(yu)其整墻分辨率大，規格不一。圖(tu)1是現(xian)有(you)技術的(de)(de)led拼(pin)(pin)接(jie)(jie)(jie)屏(ping)的(de)(de)控(kong)制(zhi)(zhi)系(xi)統的(de)(de)示意圖(tu)，圖(tu)2是現(xian)有(you)技術的(de)(de)led拼(pin)(pin)接(jie)(jie)(jie)屏(ping)的(de)(de)控(kong)制(zhi)(zhi)系(xi)統的(de)(de)信(xin)號鏈路圖(tu)，參(can)考圖(tu)1和圖(tu)2，目前led拼(pin)(pin)接(jie)(jie)(jie)屏(ping)的(de)(de)控(kong)制(zhi)(zhi)系(xi)統包括媒體服(fu)務器、拼(pin)(pin)接(jie)(jie)(jie)處理器和多(duo)個發送盒，拼(pin)(pin)接(jie)(jie)(jie)屏(ping)包括多(duo)個拼(pin)(pin)接(jie)(jie)(jie)子(zi)屏(ping)，每一發送盒與一個拼(pin)(pin)接(jie)(jie)(jie)子(zi)屏(ping)連接(jie)(jie)(jie)。

2、現(xian)有的控制(zhi)系統存在如(ru)下缺(que)點：1、設備多(duo)，連線復雜(za)，穩定性差，不易維護(hu)；2、視頻數據傳(chuan)輸經過多(duo)次編碼(ma)，解碼(ma)，信號(hao)傳(chuan)輸延遲大。

技術實現思路

1、本發明(ming)提(ti)供了一種拼(pin)接(jie)(jie)處理器及拼(pin)接(jie)(jie)屏，可有效減(jian)少設備之間(jian)的(de)(de)連線和(he)設備使(shi)用(yong)數量，使(shi)得(de)在相(xiang)同(tong)拼(pin)接(jie)(jie)屏大小下(xia)，設備變(bian)得(de)極(ji)簡(jian)，更便于(yu)管理和(he)維護，并(bing)且(qie)減(jian)少媒(mei)體服務器和(he)拼(pin)接(jie)(jie)處理器之間(jian)的(de)(de)視頻編碼和(he)解碼過程(cheng)，降低(di)傳輸延(yan)時。

2、根據本發(fa)明的(de)一方面(mian)，提供了一種拼接處理器，應用于(yu)拼接屏(ping)(ping)，所述拼接屏(ping)(ping)包(bao)括(kuo)至少兩個拼接子(zi)屏(ping)(ping)，所述拼接處理器包(bao)括(kuo)：

3、圖(tu)像處理器、數據封(feng)裝模(mo)塊、數據交(jiao)換模(mo)塊和至少兩個數據輸出模(mo)塊；

4、所述(shu)(shu)圖像處(chu)理器的輸出端(duan)(duan)與(yu)(yu)所述(shu)(shu)數據(ju)(ju)(ju)封裝模(mo)(mo)塊(kuai)(kuai)的輸入端(duan)(duan)電連(lian)接(jie)，所述(shu)(shu)數據(ju)(ju)(ju)封裝模(mo)(mo)塊(kuai)(kuai)的輸出端(duan)(duan)與(yu)(yu)所述(shu)(shu)數據(ju)(ju)(ju)交換模(mo)(mo)塊(kuai)(kuai)的第一輸入端(duan)(duan)電連(lian)接(jie)，所述(shu)(shu)數據(ju)(ju)(ju)交換模(mo)(mo)塊(kuai)(kuai)的至少兩個輸出端(duan)(duan)分別與(yu)(yu)所述(shu)(shu)至少兩個數據(ju)(ju)(ju)輸出模(mo)(mo)塊(kuai)(kuai)的輸入端(duan)(duan)一一對(dui)(dui)應(ying)電連(lian)接(jie)；每一所述(shu)(shu)數據(ju)(ju)(ju)輸出模(mo)(mo)塊(kuai)(kuai)的輸出端(duan)(duan)用于與(yu)(yu)其對(dui)(dui)應(ying)的拼接(jie)子屏電連(lian)接(jie)；

5、所(suo)述圖像處理器用于接(jie)收待顯示(shi)(shi)數(shu)(shu)據(ju)，并根據(ju)待顯示(shi)(shi)數(shu)(shu)據(ju)生成(cheng)第(di)一(yi)(yi)視頻數(shu)(shu)據(ju)，并將所(suo)述第(di)一(yi)(yi)視頻數(shu)(shu)據(ju)發(fa)送(song)給所(suo)述數(shu)(shu)據(ju)封裝模(mo)塊；

6、所(suo)(suo)(suo)述(shu)數(shu)據封(feng)(feng)裝模塊用于對(dui)所(suo)(suo)(suo)述(shu)第一(yi)(yi)視頻(pin)數(shu)據添加標(biao)識信息，并以設定(ding)格式(shi)對(dui)所(suo)(suo)(suo)述(shu)第一(yi)(yi)視頻(pin)數(shu)據進行封(feng)(feng)裝，得(de)到(dao)第一(yi)(yi)封(feng)(feng)裝數(shu)據，并將所(suo)(suo)(suo)述(shu)第一(yi)(yi)封(feng)(feng)裝數(shu)據發送到(dao)所(suo)(suo)(suo)述(shu)數(shu)據交換模塊；

7、所述數據交換模(mo)(mo)塊用(yong)于將所述第一(yi)(yi)封裝數據分別發送給(gei)每一(yi)(yi)所述數據輸出模(mo)(mo)塊；

8、所述(shu)數據(ju)(ju)(ju)輸(shu)出模塊用(yong)于根據(ju)(ju)(ju)所述(shu)標識信息截取其對(dui)(dui)應的拼接(jie)子屏(ping)(ping)的所述(shu)第(di)一(yi)封(feng)(feng)裝數據(ju)(ju)(ju)，并對(dui)(dui)截取的所述(shu)第(di)一(yi)封(feng)(feng)裝數據(ju)(ju)(ju)進行處理后發送(song)給其對(dui)(dui)應的拼接(jie)子屏(ping)(ping)。

9、可選的(de)，所(suo)述(shu)(shu)圖(tu)(tu)像(xiang)(xiang)處(chu)理器、所(suo)述(shu)(shu)數據(ju)封裝(zhuang)模塊(kuai)、所(suo)述(shu)(shu)數據(ju)交(jiao)(jiao)換(huan)模塊(kuai)和至少兩個所(suo)述(shu)(shu)數據(ju)輸出模塊(kuai)集成于同一電(dian)路板上，所(suo)述(shu)(shu)圖(tu)(tu)像(xiang)(xiang)處(chu)理器與所(suo)述(shu)(shu)數據(ju)封裝(zhuang)模塊(kuai)之(zhi)間，所(suo)述(shu)(shu)數據(ju)封裝(zhuang)模塊(kuai)與所(suo)述(shu)(shu)數據(ju)交(jiao)(jiao)換(huan)模塊(kuai)之(zhi)間，以(yi)及所(suo)述(shu)(shu)數據(ju)交(jiao)(jiao)換(huan)模塊(kuai)和所(suo)述(shu)(shu)數據(ju)輸出模塊(kuai)之(zhi)間通過電(dian)路板內的(de)導線電(dian)連接(jie)。

10、可選的(de)，所述圖(tu)像(xiang)處理(li)器與所述數據封(feng)裝模塊之(zhi)間通(tong)過pci-e總線連(lian)接。

11、可選的(de)，所述(shu)數(shu)據(ju)輸出模塊用于對所述(shu)截取的(de)所述(shu)第(di)一封裝數(shu)據(ju)進行(xing)縮放處理，并將縮放后的(de)第(di)一封裝數(shu)據(ju)轉換為預設(she)協議數(shu)據(ju)發送給(gei)對應的(de)拼接子屏。

12、可選的，所述數(shu)據輸出模塊(kuai)包括第一fpga和(he)第二fpga；

13、所(suo)述(shu)第一(yi)fpga用于根據所(suo)述(shu)標(biao)識信息截(jie)取(qu)所(suo)述(shu)數(shu)據輸(shu)出模塊對應的(de)拼接子屏的(de)第一(yi)封(feng)裝(zhuang)數(shu)據，并對截(jie)取(qu)的(de)所(suo)述(shu)第一(yi)封(feng)裝(zhuang)數(shu)據進(jin)行(xing)縮放處理(li)；

14、所述第二fpga用于將縮放處理(li)后(hou)的(de)第一(yi)封裝數據(ju)轉換為預(yu)設協議數據(ju)發(fa)送給對應的(de)拼(pin)接子屏(ping)。

15、可選(xuan)的，所(suo)述第(di)一fpga和所(suo)述第(di)二(er)fpga通過lvds或serdes總(zong)線(xian)電連接。

16、可選的，所述拼接處理(li)器還包括：

17、至少一個數據(ju)輸(shu)入模(mo)塊，所述(shu)數據(ju)輸(shu)入模(mo)塊的輸(shu)入端用于與外部設備(bei)電(dian)連(lian)接(jie)，輸(shu)出(chu)端與所述(shu)數據(ju)交換模(mo)塊的第二輸(shu)入端電(dian)連(lian)接(jie)；

18、所(suo)述數據(ju)(ju)輸入模塊(kuai)用(yong)于接收外部設備發(fa)送的第(di)二(er)視頻數據(ju)(ju)，并(bing)將所(suo)述第(di)二(er)視頻數據(ju)(ju)添加標識(shi)信息，并(bing)以設定格式對所(suo)述第(di)二(er)視頻數據(ju)(ju)進(jin)行(xing)封(feng)(feng)裝(zhuang)，得(de)到第(di)二(er)封(feng)(feng)裝(zhuang)數據(ju)(ju)，并(bing)將所(suo)述第(di)二(er)封(feng)(feng)裝(zhuang)數據(ju)(ju)發(fa)送到所(suo)述數據(ju)(ju)交換模塊(kuai)；

19、所述(shu)數據(ju)(ju)交換模塊用于將所述(shu)第二(er)封裝數據(ju)(ju)分別發送給每一所述(shu)數據(ju)(ju)輸出模塊；

20、所(suo)述數(shu)據(ju)(ju)輸出(chu)模塊用于根據(ju)(ju)所(suo)述標識信息截取其(qi)對應的(de)拼接子(zi)屏的(de)第二封(feng)裝(zhuang)(zhuang)數(shu)據(ju)(ju)，并對截取的(de)第二封(feng)裝(zhuang)(zhuang)數(shu)據(ju)(ju)進行處理(li)后發送給其(qi)對應的(de)拼接子(zi)屏。

21、可選的(de)(de)，所述數(shu)據(ju)(ju)輸出模塊用于(yu)對(dui)截(jie)取的(de)(de)第(di)一(yi)封裝數(shu)據(ju)(ju)和截(jie)取的(de)(de)第(di)二封裝數(shu)據(ju)(ju)進行縮放(fang)(fang)和/或疊加，并將縮放(fang)(fang)和/或疊加后(hou)的(de)(de)第(di)一(yi)封裝數(shu)據(ju)(ju)和第(di)二封裝數(shu)據(ju)(ju)發送給其對(dui)應的(de)(de)拼(pin)接(jie)子(zi)屏。

22、可選的(de)，所述外部設備包括(kuo)電(dian)腦、攝(she)像(xiang)頭和(he)播放(fang)器中的(de)至少一種。

23、根(gen)據本發明的(de)(de)另一(yi)(yi)方面(mian)，提(ti)供了一(yi)(yi)種拼接屏(ping)，包括至少兩個拼接子屏(ping)和本發明任意實施例所述的(de)(de)拼接處理器。

24、本發(fa)明實(shi)施例將(jiang)具(ju)有(you)媒(mei)體(ti)服務(wu)(wu)器功能(neng)的(de)圖(tu)像(xiang)(xiang)處(chu)理(li)器、具(ju)有(you)拼(pin)接(jie)處(chu)理(li)器功能(neng)的(de)數(shu)據交換模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)和(he)數(shu)據封裝模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)以及具(ju)有(you)發(fa)送(song)(song)盒(he)功能(neng)的(de)數(shu)據輸(shu)出模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)均集成在(zai)拼(pin)接(jie)處(chu)理(li)器中，圖(tu)像(xiang)(xiang)處(chu)理(li)器與數(shu)據封裝模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)直接(jie)連(lian)接(jie)，圖(tu)像(xiang)(xiang)處(chu)理(li)器生產的(de)第一視頻數(shu)據可以直接(jie)發(fa)送(song)(song)給(gei)數(shu)據封裝模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)，避免多余的(de)視頻編解(jie)碼過程，減(jian)(jian)少線纜(lan)連(lian)接(jie)，數(shu)據輸(shu)出模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)直接(jie)與數(shu)據交換模(mo)(mo)(mo)塊(kuai)(kuai)(kuai)連(lian)接(jie)，減(jian)(jian)少現有(you)技術(shu)中拼(pin)接(jie)處(chu)理(li)器與發(fa)送(song)(song)盒(he)之間線纜(lan)。本發(fa)明實(shi)施例相較現有(you)方案，媒(mei)體(ti)服務(wu)(wu)器、拼(pin)接(jie)處(chu)理(li)器和(he)發(fa)送(song)(song)盒(he)三個設備合(he)一，可有(you)效(xiao)減(jian)(jian)少設備之間的(de)連(lian)線和(he)設備使用數(shu)量(liang)，使得在(zai)相同(tong)拼(pin)接(jie)屏大小下，設備變得極簡(jian)，更便于管理(li)和(he)維護，并且減(jian)(jian)少媒(mei)體(ti)服務(wu)(wu)器和(he)拼(pin)接(jie)處(chu)理(li)器之間的(de)視頻編碼和(he)解(jie)碼過程，降低傳輸(shu)延(yan)時。

25、應當理(li)解，本(ben)部分所描述(shu)的(de)內(nei)容并非旨(zhi)在標識本(ben)發(fa)(fa)明的(de)實施例(li)的(de)關鍵或重要(yao)特征，也不用于限制本(ben)發(fa)(fa)明的(de)范圍(wei)。本(ben)發(fa)(fa)明的(de)其它特征將通過(guo)以下的(de)說(shuo)明書而變得容易理(li)解。

1.一(yi)種(zhong)拼(pin)接(jie)處理器，應(ying)用于拼(pin)接(jie)屏(ping)，所(suo)述(shu)拼(pin)接(jie)屏(ping)包括至少(shao)兩個拼(pin)接(jie)子屏(ping)，其特征在于，所(suo)述(shu)拼(pin)接(jie)處理器包括：

2.根據(ju)權利要求1所(suo)述的拼接處(chu)理器，其(qi)特征在于(yu)：

3.根據權利要求2所述的拼接處理器，其(qi)特征在于(yu)：

4.根據權利(li)要求1所述的拼(pin)接處理器，其特征在于：

5.根據權(quan)利要求4所述的拼接處理(li)器，其(qi)特征在于：

6.根據權利要求5所述(shu)的拼接(jie)處(chu)理(li)器，其(qi)特(te)征在于：

7.根據權利(li)要(yao)求1所述的拼接處理器，其特征在(zai)于，還包(bao)括：

8.根據權(quan)利要求(qiu)7所述的拼接處理器，其特征(zheng)在(zai)于：

9.根(gen)據權利要求(qiu)7所述(shu)的拼接處(chu)理器，其特征在(zai)于(yu)：

10.一種拼接(jie)屏(ping)，其特(te)征在于，包括(kuo)至少兩個拼接(jie)子(zi)屏(ping)和(he)如權利要求(qiu)1-9任一項所述的拼接(jie)處理器。