一種數字無線站的制作方法
【專利摘要】本實用新型公開一種數字無線站，包括ARM、時鐘芯片，還包括逐級相連的射頻電路、雙通道模數轉換芯片、主處理芯片、數模轉換芯片，ARM分別與主處理芯片和雙通道模數轉換芯片相連；所述模數轉換芯片用于將射頻電路輸入的中頻為76.8MHZ的GSM幀信號，通過61.44MHZ采樣得到頻點為15.36MHZ、數據速率為61.44MHZ的數字信號并輸入主處理芯片；所述主處理芯片用于對數字信號進行數字信號濾波、頻率搬移、自動頻率校正最終生成輸入數據至同步控制電路；同步控制電路用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正。
【專利說明】一種數字無線站
【技術領域】
[0001 ] 本實用新型涉及一種實現自動頻率校正的數字無線站。
【背景技術】
[0002]在無線通信系統中，收發無線站之間為了確保正常通信，必須保證接收端的頻率源信號頻率與發射頻端的頻率源信號的頻率一致，以達到同步的目的，才能正確解調用戶傳輸的信號。
[0003]常規的數字無線站為了達到同步，收發兩端都采用了高精度的晶體振蕩器其價格昂貴，同時長時間使用后會出現頻率漂移，收發兩端就會出現頻偏，需要定期進行人工進行頻率校正，對于某些無線站使用廉價晶振，因時間久遠使得其穩定度降低，這樣就會對接收到的數據附加一個頻率偏移，這樣就會導致近遠端系統頻率存在頻偏，遠端沒法解調近端的信號，使得近遠端無法同步。
實用新型內容
[0004]為解決上述拘束問題，本實用新型采用的一個技術方案是:
[0005]提供一種數字無線站，包括ARM、時鐘芯片，所述數字無線站還包括逐級相連的射頻電路、雙通道模數轉換芯片、主處理芯片、數模轉換芯片，所述雙通道模數轉換芯片接入主處理芯片的輸入端，所述主處理芯片的輸出端通過數模轉換芯片連接至射頻電路，ARM分別與主處理芯片和雙通道模數轉換芯片相連；所述模數轉換芯片用于將射頻電路輸入的中頻為76.8MHZ的GSM幀信號，通過61.44MHZ采樣得到頻點為15.36MHZ、數據速率為61.44MHZ的數字信號并輸入主處理芯片；所述主處理芯片用于對數字信號進行數字信號濾波、頻率搬移、自動頻率校正最終生成輸入數據至同步控制電路；同步控制電路用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正；所述主處理芯片包括FCCH信道檢測電路、頻偏校正電路、頻率誤差估算計算電路；變頻抽取濾波電路用于對接收到的數字信號進行下變頻抽取濾波，得到269.473K的GSM信號；FCCH信道檢測電路用于對GSM信號進行FCCH檢測獲取FCCH信號；頻偏校正電路用于將FCCH數據擬合成直線的斜率并解調出輸出斜率；頻率誤差估算計算電路用于將輸出斜率與理想斜率進行比較計算出斜率偏差值相應得到頻率偏差值，然后根據斜率偏差值通過查找表得到同步控制電路的輸入數據并將輸入數據配置給同步控制電路；所述同步控制電路用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正。
[0006]本實用新型的數字無線站，通過將下行的射頻信號下變至數字中頻，然后經過模數轉換成數字信號，輸入FPGA進行數字信號處理以及相關的同步信號獲取，通過一個常用的壓控晶振(VCO)和一些控制電路實現自動頻率校正，不但降低了數字無線站的成本，同時同步頻率的精度也較高，無需人工校頻，實現智能的頻率校正。
【專利附圖】

【附圖說明】[0007]圖1是本實用新型數字無線站的結構框圖；
[0008]圖2是是主處理芯片的結構框圖；
[0009]圖3是本實用新型一實例中數字無線站的硬件原理框圖；
[0010]圖4是圖3中同步控制電路的電路框圖。
[0011]主要元件符號說明
[0012]主處理芯片I
[0013]同步控制電路2
[0014]變頻抽取濾波電路10
[0015]FCCH信道檢測電路20
[0016]頻偏校正電路30
[0017]射頻電路3
[0018]雙通道模數轉換芯片4
[0019]數模轉換芯片 5
[0020]ARM6
【具體實施方式】
[0021]為詳細說明本實用新型的技術內容、構造特征、所實現目的及效果，以下結合實施方式并配合附圖詳予說明。
[0022]在GSM系統中，在下行過程中，基站的信號經過近端數字無線站，近端數字無線站通過射頻無線發射至遠端數字無線站，遠端數字無線站將下行的信號通過射頻發射給移動臺接收，上行反之。其中，移動臺和基站必須正確的同步才能進行正常通信，同步的前提就是捕獲頻率校正信號(FCCH)。
[0023]本實用新型主要是通過對基站下行的FCCH的捕獲，估算出信號的頻率偏移，對近端數字無線站的頻率源進行自動校正，使近端數字無線站的頻率源在頻率的精度允許范圍內跟蹤于基站下行的信號的FCCH信道，同樣，遠端的無線接收設備也將通過近端數字無線站發射基站的下行同步信號進行自動校正，以達到近遠端數字無線站同步的目的。具體地址，主要是通過將下行的射頻信號下變至數字中頻，然后經過模數轉換成數字信號，輸入FPGA進行數字信號處理，以及相關的同步信號獲取，通過一個常用的壓控晶振(VCO)和一些控制電路便可實現，不但降低了數字無線站的成本，同時同步頻率的精度也較高，無需人工校頻，實現智能的頻率校正。
[0024]GSM系統中的無線接口綜合了頻分多址和時分多址技術，傳輸的單位是156個調制比特的序列為一個突發，突發占用200KHZ的頻帶寬度，持續時間為0.577ms為一個時隙，對于單載波小區，一般時隙O映射為BCCH信道(FCCH+SCH+BCCH+CCCH，main BCCH組合)，對于下行的51復幀結構，在該公共控制信道中，FCCH脈沖占有其中的第0、10、20、30、40幀。因此檢測到FCCH后，便可確定SCH的位置，同時FCCH結構比較特殊，有用數據為142全0，這樣的結構便于移動臺更好地捕獲。理想情況下，如果不是全O或全I序列，則必然存在相鄰符號間的相位差為-Π/2的情況，如果再對該信號作-Π/2的相位反轉，則相鄰符號的相位差為-Π，而對于FCCH信道，相鄰符號經過反轉后的相位差為O。GSM系統采用GMSK調制方式，調制后的FCCH是一個純正弦波，因此可以通過解其相位的變化來糾正頻率的偏差。[0025]請參閱圖1，是本實用新型數字無線站的結構框圖，所述數字無線站包括ARM6、時鐘芯片7，還包括逐級相連的射頻電路3、雙通道模數轉換芯片4、主處理芯片1、數模轉換芯片5，所述雙通道模數轉換芯片4接入主處理芯片I的輸入端，所述主處理芯片I的輸出端通過數模轉換芯片5連接至射頻電路3，ARM分別與主處理芯片I和雙通道模數轉換芯片4相連。
[0026]模數轉換芯片5用于將射頻電路3輸入的中頻為76.8MHZ的GSM幀信號，通過61.44MHZ采樣得到頻點為15.36MHZ、數據速率為61.44MHZ的數字信號并輸入主處理芯片
1
[0027]所述主處理芯片I用于對數字信號進行數字信號濾波、頻率搬移、自動頻率校正最終生成輸入數據至同步控制電路。
[0028]同步控制電路2由穩壓芯片、與穩壓芯片相連數模轉換電路、以及與所述數模轉換電路連接的壓控晶振，同步控制電路2用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正。
[0029]請參閱圖2，是主處理芯片的結構框圖。所述主處理芯片I包括變頻抽取濾波電路10、FCCH信道檢測電路20、頻偏校正電路30、頻率誤差估算計算電路40。
[0030]變頻抽取濾波電路10用于對接收到的經過采樣的頻點為15.36MHZ，數據速率為61.44MHZ的數字信號進行下變頻抽取濾波，得到269.473K的GSM信號。
[0031 ] FCCH信道檢測電路20用于對GSM信號進行FCCH檢測獲取FCCH信號。
[0032]理想情況下，FCCH接收信號的相位為:
[0033]Φ (?) = Φ0+Π/(2*Ts)*t公式 I`[0034]其中，Ts=l/fs=l/270.833kbit/s=3.7us，為一個符號周期。但實際環境存在相位誤差εηα)，設接收到信號的頻率偏移為Af，則一條徑時FCCH的接收信號可表示為:
[0035]Φ (?) = Φ0+Π/(2*Ts)*t+2n Δ f*t+ε n(t) 公式 2
[0036]令t=i*Ts，則離散的時間信號為:
[0037]Φ (i) = (ji0+n/2*i+2nAf*Ts*i+en(i)i=0，l，....，141 公式 3
[0038]對φ⑴依次進行_n/2i的相位補償后，可得到:
[0039]Φ，α) = Φ，0+2Π Af*Ts*i+ε n(i) i=0，I，....，141 公式 4
[0040]由上式可以看到理想無噪聲的情況下，序列索引i與相位Φ/是截距為Φ。’、斜率為k=2n Δ fTs的直線上的點。通過求直線斜率的方法得到斜率k，從而求出頻偏Δ f。
[0041]頻偏校正電路30用于將FCCH數據擬合成直線的斜率并解調出輸出斜率，計算出斜率偏差值相應得到頻率偏差值，然后根據斜率偏差值通過查找表得到同步控制電路的輸入數據并將輸入數據配置給同步控制電路2。
[0042]下面結合一具體實例對本實用新型進行詳細的說明。請一并參閱圖3、圖4圖3是本實用新型一實例中數字無線站的硬件原理框圖。
[0043]圖3中，AD58C28為11位的雙通道模數轉換芯片，兩片DA5688是數模轉換芯片，用于實現上下行兩條鏈路的設計。主處理芯片FPGA是xilinx的X6cslx75t，由于FPGA是一種現場可編程器件，有較高的靈活性進行信號處理，只要修改軟件便可以實現不同制式的系統及電路升級。AD9516是時鐘芯片，用于給各個處理電路提供多路時鐘。同步控制電路主要通過自動頻率校正算法，計算出來的校正值去調整壓控晶振以實現頻率的校正。ARM主要是配置相關處理電路以及處理與外部的監控部分。射頻電路部分的上下變頻部分針對多種制式的系統設計。
[0044]圖4是圖3中同步控制電路的電路框圖。同步控制電路主要是由穩定度較高的穩壓芯片REF5050、串行16位精度的DAC8411、以及常規的壓控晶振組成。由于本系統要求的精度較高，因此需要低噪聲、低溫漂、高精度電壓參考芯片REF5050，具體指標:low temperature drift:-high-grade:3ppm/c> high accuracy:high-grade:0.05%> lownoise:3uVpp/V給DAC8411做準確電壓參考，以保證精度的穩定性。同時需求高精度的DAC8411以便能實現較高精度的調節頻率的偏移，具體的功能:FPGA通過自動校準算法，計算出當前的系統與基放下行的同步信號的頻偏誤差，再將此誤差斜率通過查表的方式輸出一個校正完的數據，將數據轉換成模擬信號去控制壓控晶振的CP端，以校正壓控晶振的頻率，最終使系統達到自動頻率校正的目的。
[0045]基于上述的電路，天線接收經過低噪聲輸入然后經過射頻電路的下變頻到中頻，輸入模數轉換芯片；模數轉換芯片將模數轉換成數字信號輸入主處理芯片FPGA ；FPGA進行抽取、濾波、NCO下變頻搬移至O頻，然后經過壓帶處理，進行插值、濾波、NCO數字上變頻，輸出至數模轉換芯片；數模轉換芯片進行數模轉換，輸出給后端的射頻電路進行上變頻；最后經過上變頻輸出，再經過PA放大輸出。
[0046]同時從下行模數轉換芯片并行操作，通過混頻抽取濾波輸出269.473K的GSM信號，再通過此信號獲取FCCH信道，解調出相關的斜率，進而計算出斜率的偏差到得頻率的偏差，然后通過斜率的偏差進行查找表得到控制DAC8411的值，最后通過調整晶振的CP實現頻率校正的功能。主要采用了 FPGA芯片進行濾波器及頻率搬移、自動頻率校正實現。
[0047]數字無線站信號處理電路主要在FPGA內部實現，模數轉換芯片的采樣時鐘為61.44M，將射頻下變的中 頻信號轉換成數字信號，即其采樣率為61.44MSPS。此時分成兩條鏈路:
[0048]一、是數字無線站的上下變頻設計，主要是進行壓帶處理以便在無線的空間傳輸中抗干擾性較好，同時也不會占用一些特殊的信道。數據速率流程:61.44 — >15.36->3.84—>3.84—>15.36—>61.44，混頻在61.44M位置混頻，混頻及濾波器采用三倍復用的方式，系統跑184.32M的時鐘，為了將資源的合理利用，以下為抽取濾波器的設計:
[0049]61.44—>15.36這一級主要是采用CIC濾波器，由于此濾波器抑制要求不高同時只消耗slice，不用消耗DSP，因為后面的設計需要大量的DSP。
[0050]15.36—>3.84第二級主要是做防混疊的設計。
[0051]第三級3.84這級主要是進行單速率濾波，這級采樣率較低這樣容易達到較好的抑制。
[0052]在此列舉15.36—>3.84這級濾波器的參數一共25階
[0053]
[0.0001 0.0005 0.0012 0.0008 -0.0031
-0.0113 -0.0192 -0.0154 0.0129 0.0698
0.1430 0.2057 0.2304 0.2057 0.1430
0.0698 0,0129 -0.0154 -0.0192 -0.0113[0054]
-0.0031 0.0008 0,0012 0.0005 0.0001],
[0055]此濾波器是通過matlab的fdatool設計的。
[0056]上變頻反之將3.84MSPS插取至61.44然后進行混頻。其中壓帶處理，實際上是將外部接收的24M帶寬多載波的信號下變頻至O頻，然后經過頻率搬移壓縮至4M或更小帶寬，這個過程中便要求對濾波器的設計有很高的要求，以保證相鄰載波之前不會有干擾。
[0057]二、外部輸入中頻為76.8MHZ的GSM幀信號，通過AD58C28進行61.44MHZ采樣，得到頻點為15.36MHZ、數據速率為61.44MHZ的信號，經過4*19*3倍降速與濾波，得到數據速率為269.473K的GSM信號，然后進行同頻獲取算法實現。該設計所采用的硬件結構極為簡單，只需要一個資源充足的FPGA芯片，以及滿足具體設計要求的ADC和DAC即可實現。
[0058]本實用新型的數字無線站，通過將下行的射頻信號下變至數字中頻，然后經過模數轉換成數字信號，輸入FPGA進行數字信號處理以及相關的同步信號獲取，通過一個常用的壓控晶振(VCO)和一些控制電路實現自動頻率校正，不但降低了數字無線站的成本，同時同步頻率的精度也較高，無需人工校頻，實現智能的頻率校正。
[0059]以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的【技術領域】，均同理包括在本實用新型的專利保護范圍內。
【權利要求】
1.一種數字無線站，其特征在于，包括ARM、時鐘芯片，所述數字無線站還包括逐級相連的射頻電路、雙通道模數轉換芯片、主處理芯片、數模轉換芯片，所述雙通道模數轉換芯片接入主處理芯片的輸入端，所述主處理芯片的輸出端通過數模轉換芯片連接至射頻電路，ARM分別與主處理芯片和雙通道模數轉換芯片相連； 所述模數轉換芯片用于將射頻電路輸入的中頻為76.8MHZ的GSM幀信號，通過61.44MHZ采樣得到頻點為15.36MHZ、數據速率為61.44MHZ的數字信號并輸入主處理芯片；所述主處理芯片用于對數字信號進行數字信號濾波、頻率搬移、自動頻率校正最終生成輸入數據至同步控制電路；同步控制電路用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正； 所述主處理芯片包括FCCH信道檢測電路、頻偏校正電路、頻率誤差估算計算電路；變頻抽取濾波電路用于對接收到的數字信號進行下變頻抽取濾波，得到269.473K的GSM信號；FCCH信道檢測電路用于對GSM信號進行FCCH檢測獲取FCCH信號；頻偏校正電路用于將FCCH數據擬合成直線的斜率并解調出輸出斜率；頻率誤差估算計算電路用于將輸出斜率與理想斜率進行比較計算出斜率偏差值相應得到頻率偏差值，然后根據斜率偏差值通過查找表得到同步控制電路的輸入數據并將輸入數據配置給同步控制電路；所述同步控制電路用于根據輸入數據產生輸出電壓控制晶振時鐘脈沖CP實現頻率校正。
2.根據權利要求1所述的一種數字無線站，其特征在于，所述同步控制電路包括穩壓芯片、與穩壓芯片相連數模轉換電路、以及與所述數模轉換電路連接的壓控晶振。
3.根據權利要求2所述的一種數字無線站，其特征在于，所述主處理芯片為FPGA，所述FPGA具體是X6cslx75t芯片。
4.根據權利要求2所述的一種數字無線站，其特征在于，同步控制電路是由穩壓芯片REF5050、串行16位精度的數模轉換芯片DAC8411、以及壓控晶振組成。
【文檔編號】H04L7/00GK203675102SQ201320839572
【公開日】2014年6月25日 申請日期:2013年12月18日 優先權日:2013年12月18日
【發明者】黃海峰, 張祖良 申請人:福建三元達通訊股份有限公司