專利名稱：時分同步碼分多址直放站系統的包絡檢波同步模塊的制作方法
時分同步碼分多址直放站系統的包絡檢波同步模塊方法
技術領域：
本發明涉及移動通信領域，特別是指 一 種應用于時分同步碼分多址
(TD-SCDMA )直放站系統的包絡檢波同步模塊。背景技術：
隨著我國移動通信事業的迅猛發展，目前的第2代或2.5代移動通信系 統在容量和業務能力方面均不能滿足社會的巨大需求，因此第2代或2.5代 移動通信系統必將被第三代(3G)移動通信系統所取代。
作為3G三大通信標準之一的TD-SCDMA(Time Division Synchronous Code Division Multiple Access時分同步碼分多址，簡稱TD-SCDMA)通信標 準是由中國提出并于2000年5月正式成為第三代移動通信國際標準。遵循 TD-SCDMA標準開發的系統主要有頻譜利用率高、設備成本低等優勢。
在應用TD-SCDMA系統進行組網時，與第2代或第2.5代通信系統相 比較，因為其工作頻率更高，信號的空間傳播及饋線傳輸損耗也將更大，所 以，為了解決地下商場、地鐵、隧道、高速公路、海島等各種復雜地形的信 號盲區和弱區的網絡覆蓋，直力文站在第三代移動通信覆蓋系統中仍將起到重 要的作用。
TD-SCDMA系統的上、下行是通過時分復用的方式工作，且根據不同 的業務需要，可以靈活的改變時隙切換點，以滿足上、下行非對稱業務的需 求。這對TD-SCDMA直放站系統的上、下行同步提出了很高的要求。
傳統的檢波同步方法是通過射頻檢波電路得到TD-SCDMA包絡信號， 接下來一般采用兩種方法 一種是將射頻檢波電路得到的包絡信號進行A/D 高速轉換再通過相應的數字信號運算處理來找到TD-SCDMA幀同步信息。 該方法由于需要進行高速A/D轉換，對器件的轉換速度要求較高，且當輸入 的信號信噪比很低，如輸入C/^7dB CW信號干擾的TD-SCDMA信號時， 對A/D轉換的精度要求很高，所以釆用此種實現方法的成本相對較高，且算
4法相對復雜。另 一種是將射頻檢波電路得到的包絡信號接入高速比較器得到
反映TD-SCDMA幀格式的數字方波信號。該方法的關鍵點是比較器門限的 設置，傳統的方法是通過電位器分壓調整設定一個合適的比較門限，但由于 TD-SCDMA信號峰均比高達12dB，而且輸入的功率是動態變化的，所以設 置一個固定的比較門限只能保證在輸入TD-SCDMA信號功率變化不大時才 能輸出正確的TD-SCDMA幀格式信號，而當輸入信號功率變化范圍較大或 輸入信噪比低時，都將輸出錯誤的方波信號，從而導致直放站設備不能同 步，雖然采用該實現方法的成本相對較低，后續的數字信號處理算法也較易 實現，但存在同步的輸入功率動態范圍小，抗干擾能力差等缺陷。
發明內容
本發明所要解決的技術問題在于針對傳統檢波同步方法存在的缺陷，提 供一種應用于TD-SCDMA直放站系統的包絡檢波同步方法以及模塊。在保 持成本較低的前提下確保TD-SCDMA直放站系統與基站系統的完全同步， 以完成對TD-SCDMA信號的無縫放大和轉發功能。
本發明是通過以下技術方案解決上述技術問題的 一種時分同步碼分多 址直放站系統的包絡檢波同步模塊，包括依次連接的包絡信息提取與整形電 路以及數字信號處理與同步控制單元，其中包絡信息提取與整形電路與時分 同步碼分多址直放站系統的射頻檢波電路連接，數字信號處理與同步控制單 元連接到時分同步碼分多址直放站系統的上下行鏈路，所述包絡信息提取與 整形電路包括采樣保持電路和高速比較器電路，所述采樣保持電路接收射頻 檢波電路輸出的信號，處理后輸送給所述高速比較器電if各，
所述數字信號處理與同步控制單元包括依次連接的特征值運算單元、幀 同步頭捕捉與產生單元、本地幀同步頭產生及才吏正單元、同步控制信號產生 單元以及微處理器單元，所述特征值運算單元將前級高速比較器電路輸出的 數字信號進行特征值運算后輸出至幀同步頭捕捉與產生單元，
所述微處理器單元與監控系統進行通訊。
該發明可進一步具體為
所述采樣保持電路將射頻檢波電路輸出的模擬電壓包絡信號經過采樣保持處理，當采樣保持電路內的數字信奇處理單元捕捉到同步頭時，產生一 個同步控制信號使采樣保持電路在下行時隙處于采樣狀態，在上行時隙處于
保持狀態；
所述高速比較器電路將采樣保持電路輸出信號接入一個高速比較器，使
其轉換成TTL數字信號，該處理過程的核心是實現高速比較器的比較門限的
自適應調整，具體是將采樣保持電路輸出的包絡信號經過一個積分電路，并 調節積分電路的充放電周期，使其輸出信號的交流電壓分量很小，即得到包 絡信號的平均值，并將此平均值作為高速比較器電路的比較門限。
所述特征值運算單元將前級高速比較器電路輸出的數字信號進行特征.
值運算，找出每個5ms子幀的下行導頻時隙所在的時刻，并在該時刻產生一 個標記信號，將此標記信號輸出至幀同步頭捕捉與產生單元；
幀同步頭捕捉與產生單元將經過特征值運算單元產生的標記信號進行 判斷處理，當相鄰產生的3個標記信號的時間間隔都為5ms時，可以判定所 產生的標記信號有效，并由此標記信號產生幀同步頭信號，并輸出至本地幀 同步頭產生及^f交正單元；否則，前級產生的標記信號無效，不產生幀同步頭 信號；
本地幀同步頭產生及校正單元先通過內部計數器定時產生一個標準的 5ms周期幀同步頭信號，當前級經過特征值運算捕捉到TD-SCDMA幀同步 頭時，即對本地幀同步頭產生及校正單元的計數器進行清零操作，并以此時 刻作為本地幀同步頭的起始時刻重新輸出，以實現校正本地幀同步頭的目 的，使得本地幀同步頭信號與接收到的TD-SCDMA幀格式信號保持完全同 步，然后將經過校正的幀同步頭信號輸出至同步控制信號產生單元；
同步控制信號產生單元是以前級輸出的幀同步頭信號為基準，并結合微 處理器單元提供的第二時隙切換點信息，產生并輸出直放站系統的各個模塊 單元所需的同步控制信號；
微處理器單元與監控系統進行通訊，將第二時隙切換點信息輸送至同步 控制信號產生單元；同時，幀同步頭捕捉與產生單元將同步頭的捕捉情況輸 送給微處理器單元，并以此判斷包絡檢波同步模塊是否處于失步狀態，并將
6此信息上報至監控系統。
所述特征值運算單元、幀同步頭捕捉與產生單元、本地幀同步頭產生及 校正單元、同步控制信號產生單元通過可進行高速信號處理的復雜可編程邏 輯器件或現場可編程門陣列芯片實現。
所述微處理器單元通過485總線與監控系統進行通訊。
本發明時分同步碼分多址直放站系統的包絡4企波同步模塊的優點在于
與現有的檢波同步技術相比，本發明實現了高速比較器門限自適應調整，大
大提高了同步的輸入功率動態范圍；在數字信號處理與同步控制單元中采用
了校正方案，進一步提高了同步穩定性。
經過實際測試驗證，其不加CW干擾信號能夠同步的動態輸入功率范圍
高達S0dB。加C/I^dBCW干擾信號，熊夠同步的動態輸入功率范圍高達
40dB。


下面參照附圖結合實施例對本發明作進一步的描述。 圖1為本發明時分同步碼分多址直放站系統的包絡檢波同步模塊組成圖； 圖2為本發明時分同步碼分多址直放站系統的包絡檢波同步模塊原理框
圖3為本發明應用于TD-SCDMA干線放大器的原理框圖4-a和圖4-b為本發明應用于TD-SCDMA光纖直放站的原理框圖。'
具體實施方式
請參閱圖1所示，本發明時分同步碼分多址直放站系統的包絡檢波同步 模塊1包含包絡信息提取與整形電路10，以及數字信號處理與同步控制單元 20兩部分。
請參閱圖2所示，該包絡信息提取與整形電路10主要包括采樣保持電 路12和高速比較器電路14。
釆樣保持電路12是將射頻檢波電路3輸出的模擬電壓包絡信號經過釆 樣保持處理。當采樣保持電路12內的數字信號處理單元捕捉到同步頭時，
7產生一個同步控制信號使采樣保持電路12在下行時隙處于采樣狀態，在上 行時隙處于保持狀態，以消除上行信號的干擾，以此提高同步的抗干擾能力 和同步穩定性。
高速比較器電路14將采樣保持電路12輸出信號接入一個高速比較器電
路，使其轉換成TTL數字信號。
該處理過程的核心是實現高速比較器比較門限的自適應調整，具體是將 采樣保持電路12輸出的包絡信號經過一個積分電路，并調節該積分電路的 充放電周期，使其輸出信號的交流電壓分量很小，即得到包絡信號的平均值， 并將此平均值作為高速比較器電路14的比較門限，從而確保當輸入 TD-SCDMA信號功率變化范圍較大或輸入信噪比低時，比較門限電平都能 夠自動精確地調整，最終輸出正確的數字信號。
數字信號處理與同步控制單元20包括特征值運算單元22、幀同步頭捕 捉與產生單元24、本地幀同步頭產生及校正單元26、同步控制信號產生單 元27以及MCU (微處理器)單元28。
特征值運算單元22是將前級高速比較器電路14輸出的數字信號進行特 征值運算，找出每個5ms子幀的下行導頻時隙所在的時刻，并在該時刻產生 一個標記信號，將此標記信號輸出至幀同步頭捕捉與產生單元24。
幀同步頭捕捉與產生單元24是將經過特征值運算單元22產生的標記信 號進行判斷處理，當相鄰產生的3個標記信號的時間間隔都為5ms時，可以 判定所產生的標記信號有效，并由此標記信號產生幀同步頭信號，并輸出至 本地幀同步頭產生及4交正單元26;否則，前級產生的標記信號無效，不產生 幀同步頭信號。
本地幀同步頭產生及校正單元26先通過內部計數器定時產生一個標準 的5ms周期幀同步頭信號，當前級經過特征值運算捕捉到TD-SCDMA幀同 步頭時，即對本地幀同步頭產生及校正單元26的計數器進行清零操作，并 以此時刻作為本地幀同步頭的起始時刻重新輸出，以實現校正本地幀同步頭 的目的，使得本地幀同步頭信號與接收到的TD-SCDMA幀格式信號保持完 全同步，然后將經過校正的幀同步頭信號輸出至同步控制信號產生單元27。
8同步控制信號產生單元27主要是以前級輸出的幀同步頭信號為基準，
并結合MCU單元28提供的第二時隙切換點信息，產生并輸出直放站系統的
各個模塊單元所需的同步控制信號。
MCU單元28通過485總線與監控系統4進行通訊，可將第二時隙切換 點信息輸送至同步控制信號產生單元27;同時，幀同步頭捕捉與產生單元 24將同步頭的捕捉情況輸送給MCU單元28,并以此判斷包絡檢波同步模塊 1是否處于失步狀態，并將此信息上報至監控系統4。
上述特征值運算單元22、幀同步頭捕捉與產生單元24、本地幀同步頭 產生及校正單元26、同步控制信號產生單元27通過可進行高速信號處理的 CPLD (復雜可編程邏輯器件)或FPGA (現場可編程門陣列)芯片實現。
本地幀同步頭產生及校正單元26中采用校正方案主要是克服當出現突 發干擾時未能捕捉到TD-SCDMA信號的幀同步頭，本地幀同步頭產生及校 正單元26仍能按照上次校正過的幀同步頭信號周期性的輸出，以保證使用 本發明包絡檢波同步模塊1的時分同步碼分多址直放站系統仍能與基站同 步，這樣大大提高了設備的抗干擾能力和穩定性能。
圖3為本發明應用于TD-SCDMA干線放大器5的原理框圖。.所述干線 放大器5包括射頻模塊52、包絡檢波同步模塊1、腔體濾波器54及監控系 統4組成。
射頻模塊52主要包括定向耦合電路522、射頻4企波電路3、 RF(射頻) 開關526、上行放大電路、下行放大電路、環行器528。
定向耦合電路522能夠方向性的耦合下行信號，而盡可能小的耦合上行 信號。根據實際驗證結果，上行信號的干擾對后續的特征值檢波的穩定性有 較大影響，該定向耦合電路522主要是為了降低上行干擾。
射頻檢波電路3完成對定向耦合電路522輸出的TD-SCDMA射頻信號 進行檢波并轉換為模擬電壓包絡信號至包絡檢波同步模塊1。
上行放大電路包含依次連接的低噪放單元532、上行數控衰減器534、 上行ASLC (自動時隙電平控制)單元536、及中級^L大單元538,主要實 現對用戶終端信號的低噪聲放大功能，其中上行數控衰減器534及上行ASLC單元536分別實現對上行鏈路的增益調節和上行各時隙功率電平的自 動控制。
下行放大電路包含依次連接的下行數控衰減器542、下行ASLC (自動 時隙電平控制)單元544、驅動放大單元546,及功放單元548，主要實現對 基站信號的功率放大，其中下行數控衰減器542及下行ASLC單元544分別 實現對下行鏈路的增益調節和下行各時隙功率電平的自動控制。
包絡檢波同步模塊1通過檢測射頻檢波電路3提供的包絡信號獲得 TD-SCDMA幀同步頭，實現對射頻模塊52的RF開關526、低噪放單元532、 上行中級放大單元538、下行驅動放大單元546、功》文單元548的切換控制， 和上、下行ASLC單元536、 544的時序控制，以完成對TD-SCDMA信號的 無縫放大和轉發功能；另外，包絡檢波同步模塊l還需與監控系統通訊完成 各項參數的控制及查詢功能。
環行器528能夠在下行工作時，定向的將下行功放單元548輸出的信號 輸送給腔體濾波器54,然后經天線發射至覆蓋端；在上行工作時，定向的將 天線接收到的用戶終端信號經腔體濾波器54濾波后輸送給上行低噪放單元 532,提高了上、下行鏈路的隔離度。
腔體濾波器54實現對TD-SCDMA帶外無用信號的濾〉先防止和其它制 式通訊系統間的相互干^L，以確保良好的網紹^隻蓋效果。
監控系統4完成各種參數查詢、控制及故障管理等功能，并可以遠程傳 輸設備狀態信息給監控中心，且監控中心可以實現對設備各項參數的控制設 置。
圖4-a和圖4-b為本發明應用于TD-SCDMA光纖直放站的原理框圖。其 中，圖4-a為TD-SCDMA光纖直放站近端機應用原理框圖，圖4-b為 TD-SCDMA光纖直放站遠端機應用原理框圖。
在圖4-a的近端機中，基站信號通過定向耦合電路將一路耦合信號輸入 給射頻檢波電路中得到反映TD-SCDMA幀格式信息的模擬包絡信號，該信 號再輸入給包絡檢波同步模塊1,經過高速數字信號處理后，輸^同步控制 信號給RF開關、上下行鏈路的放大單元，進行上下行同步切換控制。當TD-SCDMA基站工作在下行時，RF開關切換至下行鏈路，同時開啟下行放大單元，關閉上行放大單元。基站信號經過定向耦合電路522，經RF開關進入下行鏈路，經過數控衰減器后進入驅動放大單元放大后，再輸入光收發器，將RF信號轉換為光信號發射到光纖站遠端機。同理，當上行工作時，RF開關切換至上行鏈路，同時開啟上行放大單元，關閉下行;故大單元。光收發器將由遠端機傳輸過來的上行光信號轉換為RF信號，經上行鏈路放大，RF開關、定向耦合電路到基站端輸出。
另外，近端監控系統完成近端機的各種參數查詢、控制及故障管理等功能；并完成對遠端機的收發通訊控制；還可以遠程傳輸設備狀態信息給監控中心，且監控中心可以實現對設備各項參數的控制設置。
在圖4-b的遠端機中，光收發器將接收到的光信號轉換為RF下行信號輸入到下行鏈路，將上行鏈路的RF信號轉換為光信號發送到近端機。
在下行鏈路通過耦合器將一路耦合信號輸入給射頻檢波電路，再到包絡檢波同步模塊1后輸出同步控制信號，實現遠端機對上下行信號的同步收發
離、腔體濾波器濾波，由天線發射到覆蓋端。上行^4路完成對用戶終端信號經過腔體濾波器濾波、環行器隔離，再進行低噪聲放大后，經光收發器轉換由光纖傳輸到近端機。
遠端監控系統完成遠端機的各種參數查詢、控制及故障管理等功能，并經過光收發器轉換由光纖傳輸實現與近端監控系統的收發通訊。
雖然以上描述了本發明的具體實施矛式，但是熟悉本技術領域的技術人員應當理解，我們所描述的具體的實施例只是說明性的，而不是用于對本發明的范圍的限定，熟悉本領域的技術人員在依照本發明的精神所作的等效的修飾以及變化，都應當涵蓋在本發明的權利要求所保護的范圍內。
權利要求
1. 一種時分同步碼分多址直放站系統的包絡檢波同步模塊，包括依次連接的包絡信息提取與整形電路以及數字信號處理與同步控制單元，其中包絡信息提取與整形電路與時分同步碼分多址直放站系統的射頻檢波電路連接，數字信號處理與同步控制單元連接到時分同步碼分多址直放站系統的上下行鏈路，其特征在于所述包絡信息提取與整形電路包括采樣保持電路和高速比較器電路，所述采樣保持電路接收射頻檢波電路輸出的信號，處理后輸送給所述高速比較器電路，所述數字信號處理與同步控制單元包括依次連接的特征值運算單元、幀同步頭捕捉與產生單元、本地幀同步頭產生及校正單元、同步控制信號產生單元以及微處理器單元，所述特征值運算單元將前級高速比較器電路輸出的數字信號進行特征值運算后輸出至幀同步頭捕捉與產生單元，所述微處理器單元與監控系統進行通訊。
2. 如權利要求1所述的時分同步碼分多址直放站系統的包絳檢波同步模塊，其特征在于所述采樣保持電路將射頻檢波電路輸出的模擬電壓包絡信號經過采樣保持處理，當采樣保持電路內的數字信號處理單元捕捉到同步頭時，產生一個同步控制信號使采樣保持電路在下行時隙處于采樣狀態，在上行時隙處于保持狀態；所述高速比較器電路將采樣保持電路輸出信號接入一個高速比較器，使其轉換成TTL數字信號，該處理過程的核心是實現高速比較器的比較門限的自適應調整，具體是將采樣保持電路輸出的包絡信號經過一個積分電路，并調節積分電路的充放電周期，使其輸出信號的交流電壓分量很小，即得到包絡信號的平均值，并將此平均值作為高速比較器電路的比較門限。
3. 如權利要求1所述的時分同步碼分多址直放站系統的包絡檢波同步模塊，其特征在于所述特征值運算單元將前級高速比較器電路輸出的數字信號進行特征值運算，找出每個5ms子幀的下行導頻時隙所在的時刻，并在該時刻產生一個標記信號，將此標記信號輸出至幀同步頭捕沖足與產生單元；幀同步頭捕^^與產生單元將經過特征值運算單元產生的標記信號進行判斷處理，當相鄰產生的3個標記信號的時間間隔都為5ms時，可以判定所產生的標記信號有效，并由此標記信號產生幀同步頭信號，并輸出至本地幀同步頭產生及校正單元；否則，前級產生的標記信號無效，不產生幀同步頭信， 本地幀同步頭產生及校正單元先通過內部計數器定時產生一個標準的5ms周期幀同步頭信號，當前級經過特征值運算捕"l足到TD-SCDMA幀同步頭時，即對本地幀同步頭產生及校正單元的計數器進行清零操作，并以此時刻作為本地幀同步頭的起始時刻重新輸出，以實現校正本地幀同步頭的目的，使得本地幀同步頭信號與接收到的TD-SCDMA幀格式信號保持完全同步，然后將經過校正的幀同步頭信號輸出至同步控制信號產生單元；同步控制信號產生單元是以前級輸出的幀同步頭信號為基準，并結合微處理器單元提供的第二時隙切換點信息，產生并輸出直放站系統的各個模塊單元所需的同步控制信號；微處理器單元與監控系統進行通訊，將第二時隙切換點信息輸送至同步控制信號產生單元；同時，幀同步頭捕捉與產生單元將同步頭的捕捉情況輸送給微處理器單元，并以此判斷包絡檢波同步模塊是否處于失步狀態，'并將此信息上報至監控系統。
4. 如權利要求1所述的時分同步碼分多址直放站系統的包絡檢波同步模塊，其特征在于所述特征值運算單元、幀同步頭捕捉與產生單元、本地幀同步頭產生及校正單元、同步控制信號產生單元通過可進行高速信號處理的復雜可編程邏輯器件或現場可編程門陣列芯片實現。
5. 如權利要求1所述的時分同步碼分多址直放站系統的包絡檢波同步模塊，其特征在于所述微處理器單元通過485總線與監控系統進行通訊。
全文摘要
一種時分同步碼分多址直放站系統的包絡檢波同步模塊，包括依次連接的包絡信息提取與整形電路及數字信號處理與同步控制單元，包絡信息提取與整形電路與直放站系統的射頻檢波電路連接，數字信號處理與同步控制單元連接到直放站系統的上下行鏈路，包絡信息提取與整形電路包括采樣保持電路和高速比較器電路，數字信號處理與同步控制單元包括依次連接的特征值運算單元、幀同步頭捕捉與產生單元、本地幀同步頭產生及校正單元、同步控制信號產生單元以及微處理器單元，微處理器單元與監控系統通訊。本發明的優點在于實現了比較器門限自適應調整，大大提高了同步的輸入功率動態范圍；在數字信號處理與同步控制單元中采用了校正方案，進一步提高了同步穩定性。
文檔編號H04B7/216GK101483471SQ20081007045
公開日2009年7月15日 申請日期2008年1月11日 優先權日2008年1月11日
發明者王全華 申請人:福建三元達通訊股份有限公司