專利名稱：用于通信的半導體集成電路的制作方法
技術領域：
本發明涉及一種用于通信的半導體集成電路，該集成電路中具有利用傳輸基帶信號調制載波信號的調制電路，以及還涉及一種用于消除調制電路的DC偏移的技術。更具體地，本發明涉及一種有效地應用于安裝在無線電通信系統上的用于通信的半導體集成電路的技術，所述無線電通信系統諸如蜂窩電話，具有僅僅調制相位分量的方式和調制相位分量與幅度分量的方式。
背景技術：
在諸如蜂窩電話的無線電通信系統中，使用用于通信的半導體集成電路(以下稱作RF IC)，其通過由混頻器混頻高頻率的本地振蕩信號(載波信號)與接收信號或者傳輸基帶信號，進行下變頻/上變頻，調制傳輸信號，以及解調接收信號。
近年來正在實際使用的GSM(全球移動通信系統)等的無線電通信系統，其具有稱作EDGE(用于GSM演進的增強數據速率)的模式，不僅包括調制載波的相位分量的GMSK(高斯濾波型最小移頻鍵控)調制方式，而且包括調制載波的相位分量與幅度分量的3π/8旋轉8-PSK(相移鍵控)調制方式，以及其可以在切換調制方式的同時執行通信。在EDGE方式中，不僅執行相位調制、而且執行幅度調制，以便可以比僅僅執行相位調制的GMSK方式高的速度執行數據通信。
近年來，需求不僅能夠使用根據GSM的信號、而且能夠使用根據WCDMA(寬帶碼分多址)的信號的雙頻蜂窩電話，所述WCDMA使用擴展頻譜作為多路復用方法，使用QPSK(四相移相鍵控)作為調制方法(日本未審專利公開No.平成11(1999)-205401)。
發明內容
本發明的發明人檢查了為了降低對于具有處理根據GSM信號的功能的蜂窩電話的用于通信的半導體集成電路的成本，通過使用用于傳送恒定電流的PNP雙極型晶體管而從調制電路中消除PNP雙極型晶體管而獲得的用于通信的半導體集成電路，該集成電路中具有由NPN雙極型晶體管與MOSFET(金屬氧化物半導體場效應晶體管)構造的調制電路。
結果，本發明人已經發現了不使用PNP雙極型晶體管的調制電路具有問題，即稱作載波泄漏的特性降低顯著地發生，成品率惡化。所述載波泄漏是這種問題，即由于調制電路的DC偏移，使得載波的頻率分量包括在傳輸信號中。
在下文將描述由所述調制電路的DC偏移所引起的載波泄漏。
圖3A與3B示出了本發明人檢查的僅僅由NPN雙極型晶體管與MOSFET(晶體管)構造的調制電路的輸入部分的電路。所述輸入電路用來把作為輸入信號的I信號(所述基波的同相分量)或者Q信號(所述基波的正交分量)放大的同時轉換為適合于放大信號的下一級中的混頻器的電平信號。示出了所述I信號側的輸入電路。所述Q信號側的輸入電路與所述I信號側的輸入電路相同。圖3A示出了使用PMOS類型雙極型晶體管作為用于恒定電流的晶體管Q3與Q4的電路，圖3B示出了使用PNP雙極型晶體管作為所述晶體管Q3與Q4的電路。
在圖3A的電路中，由于P類型MOSFET的門限電壓Vth的變化，在下一級中的混頻器的輸入端產生偏移電壓。在所述電路3B中，由于PNP類型雙極型晶體管的基極-發射極電壓Vbe的變化，在下一級中的混頻器的輸入端產生偏移電壓。在現有半導體制造工藝中，所述電壓Vth比電壓Vbe的變化大。因此顯然地，如圖4A與4B所示，在使用圖3A的電路的情況下的載波泄漏多于使用圖3B的電路的情況下，所述載波泄漏是指所述混頻器的輸入偏移電壓增加并且作為所述混頻器另一個輸入的載波(載波信號)的頻率分量出現在輸出端中。
圖4A示出了在使用圖3A的電路的情況下的頻譜，圖4B示出了在使用電路3B的情況下的頻譜。在圖4A與4B的每一個中，具有最高峰值的中心波是想要的波，所述中心波左側的波是載波。當比較圖4A與4B時，很清楚圖4A中例如與想要的波相隔64kHz的所述載波分量大于圖4B。
所述載波的分量是對于想要的波的噪聲分量。很明顯，如果作為在所述需要波的信號電平與所述載波信號電平之間的差的載波泄漏數量是如規范的-31dBc或者更少，在使用圖3A的電路的情況下發生諸如相位準確度的傳輸特性的劣化。
已經在如上所述背景中實現了本發明，本發明的目的是提供一種用于通信的半導體集成電路(RF IC)，即使當通過使用具有很大變化的廉價部件構造調制電路時，也能實現高產出而不惡化載波泄漏。
作為消除在所述調制電路中DC偏移的技術，例如，是在日本未審專利公開(JP-A)No.平成11(1999)-205401中公開的發明。在JP-A No.11(1999)-205401中的發明，在把預定信號從基帶電路發送到調制電路的同時執行校準。相反，本發明的RF IC可以在其內部執行校準。執行校準的方式彼此不同。本發明不能從JP-A No.11-205401的發明中容易實現。
本發明的上述與其它目的和新的特征將從說明書與附加附圖的描述變得清楚。
以下將簡短描述在說明書中公開的代表本發明之一的概述。
一種半導體集成電路(RF IC)，包括由差分放大器電路和電平移動器構造的輸入電路，其是在稱為吉爾伯特單元(Gilbert Cell)的差分電路的混頻器的前一級提供的；以及通過相加I/Q信號(傳輸基帶信號)和載波信號而執行調制的調制電路，在該集成電路中提供了用于消除在所述輸入電路的輸出端中的DC偏移的校準電路。對所述輸入電路中DC偏移的消除是恰好在發送開始之前執行的。
由于在所述輸入電路中的DC偏移可以由上述裝置消除，因此可以避免在后一級混頻器中的載波泄漏的出現，以及可以防止傳輸特性的降低。
以下將簡短描述在說明書中公開的由本發明之一獲得的效果。
根據本發明，即使當通過使用具有較大變化的廉價部件構造調制電路時，也可以實現高產出而不惡化載波泄漏特性的半導體集成電路(RF IC)。
圖1示出了應用本發明的用于通信的半導體集成電路(RF IC)、和使用所述RF IC的通信系統的例子的方框圖。
圖2示出了在一個實施例的RF IC中的調制電路和校準電路的配置例子的方框圖。
圖3A示出了在用于本實施例的調制電路的混頻器前一級的前置放大器和DC電平移動器的具體例子的電路圖；和圖3B示出了在本發明之前由本發明的發明人檢查的前置放大器和DC電平移動器的例子的電路圖。
圖4A示出了使用圖3A的電路并且其中DC偏移電壓大的調制電路的載波泄漏特性的特性曲線圖，以及圖4B示出了使用圖3B的電路并且其中所述DC偏移電壓小的調制電路的載波泄漏特性的特性曲線圖。
圖5示出了本實施例的調制電路的校準操作的時間圖。
圖6示出了在本實施例的RF IC中的模式控制過程、對RX-PLL與TX-PLL電路的校準、對調制電路的校準的時間圖。
圖7示出了在本實施例的調制電路的校準操作中的DC偏移的變化的例子的示意圖。
圖8示出了在應用本實施例的校準電路之前與之后的DC偏移電壓與載波泄漏之間的關系圖表。
圖9示出了能夠使用具有DC偏移校準電路的本實施例的調制電路在WCDMA中執行無線電通信的、作為系統的組件的所述RF IC的發送電路的配置例子的方框圖。
圖10A示出了在所述GSM中校準時間的時序圖，以及圖10B示出了在所述RF IC的WCDMA中的校準時間的時序圖。
具體實施例方式
以下將使用
本發明的實施例。
圖1示出了應用本發明的用于通信的半導體集成電路(RF IC)、和使用所述RF IC的無線電通信系統的例子的方框圖。
如圖1所示，所述系統包括用于發送/接收信號波的天線400，用于切換發送/接收的開關410，用于從接收信號消除多余波的高頻濾波器420a至420d，每一高頻濾波器采取SAW濾波器或相似類型的形式，用于放大發送信號的射頻功率放大器(功率模塊)430，用于解調接收信號與調制發送信號的RF IC 200，以及用于執行基帶處理的基帶電路300，所述處理諸如把要發送的聲音信號與數據信號轉換到相對于基波的同相分量的I信號和正交分量的Q信號，把解調的接收I與Q信號轉換為聲音信號與數據信號，以及用于發送用于所述RF IC 200的信號。雖然沒有特別限制，所述RF IC 200與所述基帶電路300作為半導體集成電路形成在不同的半導體芯片上。
所述RF IC 200大致由有關接收的電路RXC、發送相關的電路TXC、和有關控制的電路CTC構成，所述有關控制的電路CTC包括為發送和接收系統所共有的電路，諸如不同于所述有關接收的電路RXC和所述發送相關的電路TXC的控制電路和時鐘產生電路。作為本發明對象的調制電路233a和233b被提供用于所述發送相關的電路TXC，通過混頻作為載波信號的中頻信號與來自于所述基帶電路300的所述I與Q信號而執行正交調制。
首先，將在所述RF IC 200的詳細說明之前描述所述調制電路233a與233b和用于其的校準電路231。圖2示出了所述調制電路233a與233b、以及用于所述調制電路233a與233b的所述校準電路231的具體電路例子。由于在所述I信號側的所述調制電路233a的配置與在所述Q信號側的調制電路233b的配置是相同的，因此僅僅示出了其中之一，另一個未示出。
本實施例的調制電路包括在第一階段中用于放大輸入I與/I信號(或者Q與/Q信號)的放大器(前置放大器)AMP0，用于移動所放大的信號的DC電平的電平移動電路DLS，以及采取稱作吉爾伯特電路的差分電路的混頻電路MIX。所述前置放大器AMP0與所述DC電平移動電路DLS是由如圖3A所示的電路形成的。所述/I信號是于所述I信號的相位相差180°的信號，所述/Q信號是與所述Q信號的相位相差180°的信號。
具體地，所述前置放大器AMP0由以下部件構成輸入差分MOSFET Q1與Q2、在所述MOSFET Q1與Q2的源極端子和供電電壓終端Vcc之間串聯的用于恒定電流的MOSFET Q3與Q4，連接在所述MOSFET Q1與Q2的源極端子之間的電阻器R0以及連接在所述MOSFET Q1與Q2的漏極端子和地GND之間的電阻器R1和R2。所述前置放大器AMP0從所述MOSFET Q1與Q2的漏極端子輸出通過放大輸入I和/I信號(或者Q和/Q信號)之間的電位差而獲得的信號。
所述電平移動電路DLS由串聯在所述電源電壓端子Vcc與地GND之間的MOSFET Q5與NPN型雙極型晶體管Q7與Q9、以及類似地串聯在所述電源電壓端子Vcc與地GND之間的MOS晶體管Q6和NPN類型雙極型晶體管Q8與Q10構成。在所述MOSFET Q7與Q9之間的連接節點和在所述MOSFET Q8與Q10之間的連接節點連接到在前一級前置放大器AMP0的所述輸入差分MOSFET Q1與Q2的漏極端子。每個所述晶體管Q7與Q8是所謂的基極與集電極耦合的二極管連接的。當預定電壓施加到所述柵極或者基極時，所述晶體管Q5與Q6，以及所述晶體管Q9與Q10作為恒流源。通過僅僅由所述雙極型晶體管的基極-發射極電壓上移(shifting up)在前一級前置放大器AMP0的輸出而獲得的信號從Q7與Q8的集電極輸出。
如圖2所示，所述混頻電路MIX包括在下一級中的一對差分晶體管Q11與Q12，其發射極端子經由電阻器Rel與Re2彼此連接，以及對其基極端子輸入被所述DC電平移動電路DLS移動的I-in與/I-in信號(Q-in與/Q-in信號)；在上一級中的兩對差分晶體管Q21與Q22和差分晶體管Q23與Q24，其公共發射極連接到所述晶體管Q11與Q12的集電極端子，并且對其基極端子輸入中頻信號IF1與/IF1(IF2與/IF2)；以及連接在下一級差分晶體管對Q11與Q12的發射極端子與地之間的用于恒定電流的晶體管Q13與Q14和發射極電阻器Re3與Re4。所述晶體管Q21與Q23的集電極彼此耦合，并且經由集電極電阻器Rcl連接到電源電壓Vcc，所述晶體管Q22與Q24的集電極彼此耦合，并且經由集電極電阻器Rc2連接到所述電源電壓Vcc。
圖2中的混頻電路MIX混合作為輸入到下一級的差分部分的信號的I-in與/I-in信號和作為輸入到上一級的差分部分的信號的中頻信號IF1與/IF1，以及從所述晶體管Q21與Q23的公共集電極和所述晶體管Q22與Q24的公共集電極輸出包括對應于信號的頻率和與頻率差的信號分量的信號。
未示出的Q信號側的混頻電路輸出包括對應于Q-in和/Q-in信號和IF2和/IF2的頻率和和頻率差的信號分量的信號作為差分信號。所述信號IF1與/IF1(IF2與/IF2)是彼此相移90°的正交信號。作為正交信號，使用通過由IF分頻電路264分割來自本地振蕩器262的高頻振蕩信號RF的頻率，并進一步通過由分頻器與移相器232分頻并相移得到的信號而產生如80MHz頻率的信號。
而且，本實施例的調制電路具有切換開關S21與S22，其位于輸入來自所述分頻器與移相器232的中頻信號IF1與/IF1(IF2與/IF2)的路徑上，以便直流電壓VL與VH可以施加到上一級中的差分晶體管Q21、Q22、Q23與Q24的基極，代替所述信號IF1與/IF1(IF2與/IF2)。作為所述直流電壓VL與VH，選擇可以截止晶體管Q21與Q24的電壓和可以導通晶體管Q22與Q23的電壓，大電流流到在上一級中對的差分晶體管對中的晶體管Q22與Q23，以便可以放大在下一級中差分晶體管Q11與Q12的輸入信號。
用于切換增益的電阻器Re0和通-斷開關S23與S24串聯在下一級中的差分晶體管對Q11與Q12的發射極之間。對用于恒定電流的晶體管Q13與Q14的基極端子提供用于有選擇地施加來自未示出的偏壓產生電路的偏壓Vbias或地電壓的切換開關S25。
在具有上述配置的所述吉爾伯特單元類型混頻電路MIX的上一級中提供的第一級中的放大器(前置放大器)AMP0的輸入側上，提供用于輸入所述輸入I與/I信號(或者Q與/Q信號)的開關S26與S27，以及提供用于輸入代替所述I與Q信號的預定直流電壓Vmcal的開關S28與S29。作為所述直流電壓Vmcal，選擇與在正常輸入所述I與/I信號時的電平相同的諸如0.625V的電壓。
所述校準電路231包括檢測所述混頻電路MIX的差分輸出之間的電位差的比較器CMP；用于通過控制所述開關S21至S29等而執行校準的控制邏輯CTL；由許多恒流源I1至I6和有選擇地組合所述恒流源I1至I6的電流的開關S11至S16形成的DA轉換器DAC；用于選擇作為所述DA轉換器DAC的輸出電流的、所述電平移動電路DLS的任何差分輸出的切換開關S10。在所述恒流源I1至I6中，恒流源I1的電流是最大的，所述恒流源I1至I6用2的n次方加權，以使I2等于I1的一半，I3等于I2的一半。
所述控制邏輯CTL具有用于保持對應于所述DA轉換器DAC的輸入值的7比特控制代碼的寄存器REG。根據所述比較器CMP的輸出順序地設置所述寄存器REG的比特值。根據設置在所述寄存器REG中的控制代碼對所述DAC中的所述恒流源I1至I6和串聯的所述開關S11至S16以及所述切換開關S10進行通/斷控制。具體地，所述切換開關S10由在寄存器REG中的控制代碼中的比特“B0”控制，在所述DAC中的所述開關S11至S16分別由所述比特“B1”至“B6”控制。所述控制邏輯CTL可以構造為與圖1中的控制邏輯260相分離，或者與所述控制邏輯260集成地構造。
其次，將參照圖5描述本實施例的調制電路的校準操作。指示傳送模式開始的預定命令是從基帶電路300發送到控制邏輯CTL(260)的。所述命令由控制邏輯CTL解碼，以及順序地產生控制信號。通過所述控制信號，順序地執行校準。在所述實施例中，所述命令稱作“字3”。
當所述調制電路的校準開始時，首先，所述控制邏輯CTL把控制信號IQSW_ON保持在低電平，以及把所述開關S26與S27設置為斷開狀態。在禁止輸入所述I與/I信號和所述Q與/Q信號的狀態中，控制信號IQMOD_ON設置為高電平，以激活在所述I側上的調制電路233a和在所述Q側上的調制電路233b。通過控制信號MCAL_ON，激活比較器CMP，以及把開關S28與S29設置為接通狀態。相同的直流電壓Vmcal施加到所述前置放大器AMP0的差分輸入端，以便所述前置放大器與隨后電路的的偏移出現在輸出(圖5的時間t7)中。
隨后，所述I側上的校準控制信號ICAL_ON設置為高電平，切換所述開關S21與S22，以代替中頻信號IF1與/IF1把直流電壓VL與VH施加到所述混頻電路MIX的上一級的差分晶體管。所述開關S23與S24也設置為接通狀態，以便電阻器Re0連接在下一級中的所述差分晶體管的發射極端之間。結果，所述混頻電路MIX的增益設置為高。設置在I側上的混頻電路MIX的開關S25，以便把偏壓Vbias施加到用于恒定電流的晶體管Q13與Q14的基極。設置在Q側上的混頻電路MIX的開關S25，以便把地電位GND施加到用于恒定電流的晶體管Q13與Q14的基極(圖5中的時間t71)。其使得在Q側上的混頻電路MIX不活動，以及僅僅根據在I側上調制電路233a的偏移的輸出被輸入到比較器CMP。
然后，所述控制邏輯CTL參照比較器CMP的輸出確定在DA轉換器DAC中的開關S10至S16的狀態。具體地，首先，設置在寄存器REG中的控制代碼比特B0至B6為“0”，以斷開所有開關S11至S16，以便沒有來自所述電平移動電路DLS的所述DA轉換器DAC的電流。在開關S10連接到所述/Iin信號側的狀態中，確定比較器CMP的輸出。
當假定所述比較器CMP的輸出是高電平時，在所述電平移動電路DLS的差分輸出Iin與/Iin中的Iin信號的電位較高。因此，對應于開關S10的所述寄存器REG的控制比特B0設置為“1”，以把開關S10改變到相對的Iin信號側。其次，對應于開關S11的寄存器REG的控制比特B1設置為“1”，以接通所述開關S11，所述開關S11串聯至具有在所述DAC的電源I1至I6之間最大電流的電源I1。通過所述操作，降低了在所述DC電平移動電路DLS中的差分輸出中的I信號的輸出電位。
在這個狀態中，再次確定比較器CMP的輸出。當假定所述比較器CMP的輸出是高電平時，在所述DC電平移動電路DLS的I信號的電位仍然較高。因此，以與控制比特B0類似的方式，所述控制比特B1保持“1”，所述開關11保持接通狀態。
在下個時間，對應于開關S12的寄存器REG的控制比特B2設置為“1”，以接通所述開關S12，所述開關S12串聯至具有在所述DAC中電源I1至I6之間第二大電流的電源I2。通過所述操作，進一步降低了所述DC電平移動電路DLS中的差分輸出中I信號側上的輸出電位。
當假定在第二次確定中所述比較器CMP的輸出是低電平時，這意味著在所述DC電平移動電路DLS的Iin信號的電位變得較低。因此，所述寄存器REG的控制比特B2重置為“0”，以把開關S12設置為斷路狀態，以及連續地保持所述控制比特B2的狀態。
然后，所述寄存器REG的控制比特B3至B6類似地順序地設置為“1”，以接通所述開關S13至S16。當比較器CMP的輸出是在高電平時，所述控制比特保持在“1”。當所述輸出是在低電平時，所述控制比特設置為“0”并且保持。通過這種操作，設置所述寄存器REG的所有控制比特B0至B6的狀態。僅僅通過對在所述DAC的電源I1至I6之中接通的開關的求和，所述Iin信號的電位變得接近于所述/I-in信號的電位，以便降低作為在所述Iin信號與所述/Iin信號之間電位差的偏移電壓。
在圖5中在時間t71階段中在所述/Iin信號側上的電位是高的情況中，所述控制比特B0保持在“0”。隨后，執行所述校準，以便在所述/Iin信號側上的電位變得接近所述Iin信號的電位，以及偏移電壓降低。
在所述控制比特B6的設置結束時的時間點，所述控制信號ICAL_ON設置為低電平，以及在I側上的調制電路的校準結束(圖5中的時間t72)。在最后的設置狀態中，在后一級中的混頻電路MIX的輸入DC偏移是最小。因此，所述寄存器REG的狀態保持原樣，直到執行下一個校準。
其次，在所述Q側上的校準控制信號QCAL_ON設置為高電平，以把直流電壓VL與VH施加到在所述Q側上的混頻電路MIX的上一級，以及設置在所述Q側上的混頻電路MIX中的開關S25，以便所述偏壓Vbias施加到用于恒定電流的晶體管Q13與Q14的基極(圖5的時間t73)。通過類似于所述I側的過程，執行在所述Q側上調制電路的校準。設置所述對應于在所述Q側上的DA轉換器的寄存器REG的比特，所述控制信號QCAL_ON設置為低電平，以及在Q側上的調制電路的校準結束(圖5中的時間t74)。
同時，所述控制信號MCAL_ON設置為低電平，以斷開開關S28與S29，以便所述直流電壓Vmcal不施加到在所述I與Q側上的調制電路233a與233b上。在經過預定時間之后，所述控制信號IQSW_ON設置為高電平，以接通開關S26與S27，以便所述I與/I信號和所述Q與/Q信號的每一個可以輸入到所述前置放大器(圖5的時間t75)。而且在經過預定時間之后，所述I與/I信號(或者Q與/Q信號)從所述基帶電路輸入到前置放大器AMP0，發送開始(圖5的時間t76)。即使當發送開始時，所述DA轉換器DAC也在工作狀態中。因此，可以實現不受諸如前置放大器AMP0輸入電路的DC偏移影響的調制。
圖7示出了在校準操作時，在所述I信號側上的混頻電路MIX的輸出電壓(MOD_OUT)轉變的例子。實線Cl示出了所述I信號側上的電壓，虛線C2示出了在所述/I信號側上的電壓。在所述操作描述中的控制比特B0在水平軸上在從0到1的周期中設置。所述控制比特B1在從1到2的周期中設置，所述控制比特B2在從2到3的周期中設置。用這種方式，順序地設置所述控制比特，以及在周期7中設置控制比特6。所述周期0對應于圖5中的時間t71，所述周期7對應于時間t72。在所述周期7與隨后的周期中，保持偏移電壓的最低電平。
圖8示出了在執行校準前后的調制電路的載波泄漏特性。
在圖8中，A表示在校準之后的載波泄漏特性，B表示校準之前的載波泄漏特性。從圖8看很清楚，雖然在校準之前所述載波泄漏在7.5mV超過所述DC偏移的-31dBc或者更多，在校準之后所述載波泄漏抑制到-40dBc或者更少，并且不超過發生傳輸特性惡化的-31dBc。
其次，將通過使用圖6的時序圖描述包括本實施例所述RF IC中的校準操作的整個模式控制的流程。
當接通所述系統的電源時，對所述RF IC 200的供電開始。在所述供電接通之后，例如，指示內部復位的命令“字4”從基帶IC 300提供給所述RF IC 200。通過所述命令，由所述控制電路260復位諸如所述RF IC中的寄存器的電路，以及所述RF IC進入空閑方式(其中所述RF IC等待命令的睡眠模式)(圖6的時間t1)。
當在所述空閑模式“空閑”期間從所述基帶IC提供包括指示所述VCO校準的預定比特或者代碼的命令“字7”時，執行在所述RF IC中的所述RFVCO與TXVCO的校準處理(頻率的測量與存儲)(圖6的時間t2)。
在發送測量開始命令“字7”之后經過適當時間之后，所述基帶IC發送指示初始設定的命令“字5”與“字6”(圖6的時間t3)。當所述TXVCO頻率的測量結束時，把所述結束通知給控制電路。在所述測量完成之后，所述控制電路為發送/接收操作而初始化設置所述RF IC的內部。
在所述初始化設置完成之后，包括所要使用信道的的命令“字1”從所述基帶IC提供給所述RF IC。所述控制電路進入用于起動VCO的預熱模式“預熱”(圖6的時間t4)。所述命令“字1”包括指示發送或者接收的比特。在根據所述比特接收時，在所述RFVCO上執行再校準，基于來自所述基帶的頻率信息執行選擇所述RFVCO(262)的使用頻帶的操作。允許所述RFVCO振動，設置RF合成器263為鎖定狀態。
然后，當從所述基帶IC發送指示接收操作的命令“字2”時，設置接收模式“Rx”，有關接收的電路RXC工作，以及放大并且解調接收信號(圖6的時間t5)。
當所述接收模式“Rx”結束時，包括頻率信息的命令“字1”從所述基帶IC 300提供到所述RF IC 200，所述控制電路260再次進入啟動所述VCO的預熱模式“預熱”(圖6的時間t6)。當在所述命令中指示發送或者接收的比特指示發送時，在所述RFVCO和TXVCO上執行再校準，然后執行基于來自所述基帶IC的頻率信息對所述RFVCO與TXVCO的使用頻帶的選擇操作。在確定所述頻帶之后，所述RF合成器263設置為鎖定狀態。
隨后，指示傳送模式開始的命令“字3”從所述基帶IC 300發送到所述RF IC 200。當接收到所述“字3”時，所述控制電路260進入傳送模式，由本實施例的校準電路231校準調制電路233a與233b來準備發送，設置發送回路TxPLL為鎖定狀態，以及調制與放大發送信號(圖6的時間t7)。在稱作時隙(例如577微秒)的時間單位執行每個接收模式“Rx”與發送模式“Tx”。
如上所述，可以在極短時間內完成在上述實施例的RF IC中的調制電路233a與233b的校準。因此，可以不用減速GSM的發送操作或者防礙發送來執行所述校準。
最后，將詳細描寫圖1中的RF IC 200。構造所述RF IC 200，以便能夠調制/解調在GSM850、GSM900、DCS1800與PCS1900四個頻帶中的信號。根據各個頻帶的濾波器420a、420b、420c與420d提供在接收側上。
所述有關接收的電路RXC包括低噪聲放大器210a、210b、210c與210d，用于放大在PCS、DCS與GSM的頻帶中的接收信號；分頻器與移相器211，其分割由RF振蕩器(RFVCO)262產生的本地振蕩信號RF，以產生彼此相移90°的正交信號，所述RF振蕩器將在以后描述；混頻器212a與212b，用于通過混頻由所述分頻器與移相器211產生的正交信號與由所述低噪聲放大器210a、210b、210c與210d放大的接收信號，執行解調與下變頻；高增益放大部件220A與220B，其放大所述解調的I、Q信號，以及把放大的信號輸出到基帶電路300；以及增益調節與校準電路213，用于控制所述高增益放大部件220A與220B中的放大器增益，以及消除輸入DC偏移。本實施例的有關接收的電路RXC采用直接變換方法，把接收信號直接變換到所述基帶的頻帶中的信號。
所述有關控制的電路CTC包括控制電路(控制邏輯)260，用于控制整個芯片；基準振蕩器(DCXO)261，用于產生作為基準的振蕩信號REF；射頻振蕩器(RFVCO)262，作為本地振蕩器，用于產生用于變換頻率的無線電頻率振蕩信號RF；RF合成器263，與所述RF振蕩器(RFVCO)262一起構造PLL電路；分頻電路264，分割由所述RFVCO 262產生的振蕩信號RF的頻率，調制發送信號，以及產生對第一級的上變頻所必須的中頻信號IF；分頻電路265與266，用于分割所述振蕩信號RF的頻率，以及產生對于用于發送的所述PLL電路中的反饋信號的頻率變換所需的信號；和模式切換開關SW1和SW2。
從所述基帶電路300向所述控制電路260提供用于同步的時鐘信號CLK、數據信號SDATA、作為控制信號的負載使能信號LEN。當斷言所述負載使能信號LEN為有效電平時，所述控制電路260與所述時鐘信號CLK同步地順序地接收從所述基帶電路300發送的數據信號SDATA，以及根據包括在所述數據信號SDATA中的命令產生芯片中的控制信號。雖然不是限定，串行發送所述數據信號SDATA。
所述發送相關的電路TXC包括分頻器與移相器232，用于進一步分割通過由所述分頻電路分割由RFVCO 262產生的振蕩信號RF的頻率而產生的160MHz等的中頻信號IF，由此產生彼此相移90°的正交信號；所述調制電路233a與233b，用于利用從所述基帶電路300提供的所述I與Q信號調制所述產生的正交信號；加法器234，用于相加所述調制信號；發送振蕩器(TXVCO)240，用于產生預定頻率的發送信號TX；下變頻混頻器235，用于混頻通過由耦合器280a與280b等提取從所述發送振蕩器(TXVCO)240輸出的發送信號TX并由衰減器ATT衰減而獲得的反饋信號，以及用通過頻率分割由所述RF振蕩器(RFVCO)262產生的射頻振蕩信號RF所獲得的信號RF′，由此產生對應于在所述信號之間的頻差的頻率的信號；相位檢測器236，用于通過比較所述混頻器235的輸出與由所述加法器234相加獲得的信號TXIF而檢測所述相位差；環路濾波器237，用于根據所述相位檢測器236的輸出而產生電壓；分頻器238，用于頻率分割所述發送振蕩器(TXVCO)240的輸出，由此產生GSM發送信號；以及用于發送輸出的緩沖電路239a與239b。
本實施例的發送相關的電路采用了偏移PLL方法，該方法利用正交調制發送中頻載波I與Q信號，混合來自所述TXVCO 240輸出側的反饋信號和通過頻率分割所述RFVCO 262的RF振蕩信號RF所獲得的信號RF′，由此把所述I、Q信號下變頻到對應于所述頻差的中頻信號，然后，比較所述得到的信號的相位和經受所述正交調制的信號的相位，由此根據所述相位差控制所述TXVCO 240。通過在GMSK調制的GSM模式中的路徑和在所述8PSK調制的EDGE模式中的路徑，所述下變頻混頻器235的輸出提供給所述相位比較器236，所述兩個路徑彼此不同。
為了切換所述路徑，提供了開關SW3和SW4。對于在所述GSM模式中的信號路徑，提供了緩存器BFF1、低通濾波器SLPF1和緩存器BFF2。對于在所述EDGE模式中的信號路徑，提供了可變增益放大器MVGA、低通濾波器MLPF2、限制器LIM2和低通濾波器LPF3。為了經由在所述GMSK調制的GSM模式中的路徑和在所述8PSK調制的EDGE模式中的路徑的任一個向所述相位檢測器236提供所述下變頻混頻器235的輸出，提供了用于切換所述路徑的開關SW5，所述路徑用于提供通過由加法器234相加在所述混頻器233a與233b中經歷正交調制的信號所獲得中頻的發送信號。在所述EDGE模式中，所述發送信號經由限制器LIM1與低通濾波器LFP4提供給所述相位檢測器236。
而且，本實施例的發送相關的電路TXC具有幅度控制回路，包括幅度比較電路244，用于通過比較所述下變頻混頻器235的輸出和通過由所述加法器234相加由所述混頻器233a與正交調制的信號所獲得發送信號，檢測所述幅度差，以執行在所述EDGE模式中的幅度控制；環路濾波器245，用于對所述幅度比較電路244的輸出進行頻帶限制(band-limiting)；可變增益放大器(IVGA)246，用于放大所述限帶的信號；電壓-電流轉換電路247，用于把所述幅度控制回路的已放大電壓轉換為電流；電平移動電路248；以及用于把電流轉換為電壓的濾波器249。構造所述發送相關的電路TXC，以便可以并行地執行幅度調制與相位調制。
其次，將參照圖9描述作為在能夠執行在所述WCDMA中的無線電通信的系統的組件的所述RF IC中，使用具有所述DC偏移校準電路的調制電路的發送相關的電路的配置例子。
本實施例發送相關的電路TXC包括振蕩器267，用于產生用于發送的本地振蕩信號TXL0；分頻器268，用于分割所產生的振蕩信號TXL0的頻率；所述分頻器與移相器232，用于分割所述振蕩信號TXL0或者在所述分頻器268中經受分頻的信號的頻率，以產生彼此相移90°的正交信號；緩存器BFF，用于緩存被分頻和相移的信號；放大器230a與230b，用于從所述基帶電路輸入的I與Q信號；低通濾波器LPFa與LPFb，用于移除高次諧波；所述調制器233a與233b，用于把從所述分頻器與移相器232發送的信號與所述輸入I與Q信號相加，并且同時執行正交調制與上變頻；所述校準電路231，用于消除在所述調制器233a與233b中的DC偏移；以及線性可變RFVGA1、RFVGA2與RFVGA3，用于根據從所述基帶電路提供的輸出電平指令信號Vct1放大所述已調制信號。
所述調制器233a與233b形成為直接上變頻類型的調制電路，能夠把在所述基帶頻帶中的I與Q信號直接變換到在所述發送頻率中的信號。本實施例的發送相關的電路構造為三頻帶發送相關的電路，能夠處理1920-1980MHz頻帶(頻帶1)、1850-1910MHz頻帶(頻帶2)與824-849MHz頻帶(頻帶5)。
因此，用于產生本地振蕩信號TXL0的振蕩器267根據所述頻帶產生3840-3960MHz、3700-3820MHz與3296-3396MHz的振蕩信號TXL0。在低頻率的頻帶5中，旁路所述分頻器268的開關SW是斷開的，所述信號TXL0的頻率被除以四，得到的信號提供給所述調制器233a與233b。在高頻率的頻帶1與2中，所述開關SW是接通的，以使得所述信號TXL0旁路所述分頻器268，所述信號TXL0的頻率被除以二，得到的信號提供給所述調制器233a與233b。
圖10A示出了在GSM中發送信號時的所述調制器233a與233b校準的時間。圖10B示出了在圖9的發送相關電路中在所述WCDMA中發送信號時的所述調制器233a與233b的校準的時間。在圖10A中，“Rx”表示接收時隙，“Tx”表示發送時隙。如已知的，所述GSM是所述TDMA，其中以時分方式分別地執行發送與接收。另一方面，在所述WCDMA的無線電通信中，并行地執行發送與接收。因此，如圖10B所示，僅僅在發送開始之前執行校準。
在所述GSMA中，如上所述，例如，電路可以構造為使得基于指示發送開始的命令執行校準。在這種情況下，如圖10A所示，僅僅在每個發送時隙“Tx”之前執行校準。
雖然在這里已經基于本實施例描述了由發明人實現的本發明，但是本發明不局限于上述實施例。例如，可以提供如圖9虛線所示的溫度檢測電路270。一旦執行校準之后，僅僅在從基帶電路接收發送開始命令的情況中執行校準，溫度變為預定溫度或者更高。或者，可以在控制邏輯260中提供校準執行標記或者計數器，以及每隔一個發送開始命令或者每預定次數的發送開始命令執行校準。
在圖1的實施例中，通過由用于IF的分頻器264頻率分割由RFVCO 262產生的振蕩信號RF，產生所要增加的中頻信號IF和由混頻器233a與233b用于正交調制的I與Q信號。或者，可以提供包括用于產生中頻信號IF的VCO與合成器的PLL電路，以產生中頻信號IF。
在上述描述中，由發明人實現的本發明在這里應用于在無線電通信系統中使用的RF IC中的用于發送的調制電路，所述無線電通信系統諸如如背景技術所應用的蜂窩電話。然而，本發明不局限于所述實施例，也可以不僅應用到用于無線LAN的RF IC，以及用于執行對接收信號與發送信號的頻率變換或調制/解調的電路。
權利要求
1.一種用于通信的半導體集成電路，包括具有混頻器的調制電路，所述混頻器用于通過混頻用于發送的基帶信號與載波信號而產生發送信號；和校準電路，其檢測在所述調制電路兩個輸入端子的電位控制為彼此相等，并且所述混頻器被阻塞以便沒有所述載波信號輸入的狀態下的差分輸出的電位差，以及基于所述檢測結果改變所述混頻器的差分輸入的電位，由此減少所述電位差。
2.根據權利要求1的用于通信的半導體集成電路，其中響應于從外部提供的預定命令，由所述校準電路執行所述電位差的檢測和所述電位差的減少。
3.根據權利要求1的用于通信的半導體集成電路，其中發送是以由在時間上連續的許多時隙形成的幀為單位執行的，在所述幀中的發送時隙的發送準備期間，由所述校準電路執行所述電位差的檢測和所述電位差的減少。
4.根據權利要求3的用于通信的半導體集成電路，其中在所述發送時隙的所述發送準備期間的前一半中由所述校準電路執行所述電位差的檢測，以及在所述發送準備期間的后一半中執行基于檢測結果的所述電位差的減少。
5.根據權利要求3的用于通信的半導體集成電路，其中所述調制電路包括第一混頻器，其混頻第一相位分量的第一發送基帶信號和載波；和第二混頻器，其混頻與所述第一相位分量正交的分量的第二發送基帶信號和載波，以及其中在所述傳輸時隙的發送準備期間，所述校準電路以時分方式順序地執行所述第一混頻器的差分輸出的電位差的檢測和所述第二混頻器的差分輸出的電位差的檢測。
6.根據權利要求3的用于通信的半導體集成電路，其中在用于發送的多個時隙包括在所述幀中的情況下，在所述用于發送的多個時隙的每個發送準備期間由所述校準電路執行所述電位差的檢測和所述電位差的減少。
7.根據權利要求1的用于通信的半導體集成電路，還包括具有混頻器的解調電路，所述混頻器混頻接收信號和載波，以產生用于接收的基帶信號，其中所述調制電路和所述解調電路同時操作，以便可以并行地執行發送處理和接收處理，以及所述校準電路僅僅在所述發送/接收處理之前執行一次所述電位差的檢測和所述電位差的減少。
8.根據權利要求1的用于通信的半導體集成電路，其中所述調制電路包括在第一級中的放大器，用于放大差分輸入信號；DC電平移動電路，用于移動所述放大的信號的DC電平；和混頻器，混頻所述被移動的信號和所述載波，以產生發送信號，以及其中在所述第一級中的放大器包括金屬氧化物半導體場效應晶體管和NPN雙極型晶體管。
9.根據權利要求8的用于通信的半導體集成電路，其中，所述混頻器包括在下一級中的差分晶體管對、以及在第一供電電壓端子和第二供電電壓端子之間串聯到在所述下一級中的所述晶體管對的晶體管的在上一級中的兩對差分晶體管，其中用于發送的基帶信號輸入到在所述下一級中的所述差分晶體管對的輸入端子，可以把彼此相移90度的載波信號輸入到在所述上一級中的所述兩對差分晶體管的輸入端子，以及其中，在由所述校準電路檢測所述電位差時，禁止所述載波信號的輸入，第一直流電壓施加到在所述上一級中的兩對差分晶體管之一的晶體管的輸入端子，以及高于所述第一直流電壓的第二直流電壓施加到另一晶體管的輸入端子。
10.根據權利要求9的用于通信的半導體集成電路，其中所述混頻器構造為使得能夠切換增益，以及在由所述校準電路檢測所述電位差時，增益被設置為高于在輸入所述用于發送的基帶信號和所述載波信號并執行調制時所設置的增益。
全文摘要
本發明提供了一種用于通信的半導體集成電路(RF IC)，即使在通過使用具有較大變化的廉價部件形成調制電路時，也實現了不惡化載波泄漏的高產出。在半導體集成電路(RF IC)中包括由差分放大器電路和電平移動器構造的輸入電路，其是在稱為吉爾伯特單元的差分電路的混頻器的前一級提供的；通過相加I/Q信號和載波信號執行調制的調制電路，用于消除在所述輸入電路的輸出端中的DC偏移的校準電路。
文檔編號H04B1/26GK1829097SQ20061000936
公開日2006年9月6日 申請日期2006年2月28日 優先權日2005年2月28日
發明者古屋良治, 岡田和久, 松井浩明 申請人:株式會社瑞薩科技