專利名稱：系統分組接口的制作方法
技術領域：
本發明涉及通信設備，具體而言，涉及將通信設備的至少兩個集成電路進行接口。
背景技術：
在通信網絡中，網絡設備在一組輸入接口之一處接收數據，并且將數據轉發到一組輸出接口中的一個或多個。用戶通常要求這種網絡設備盡快進行操作，以便維護高數據速率。作為一類網絡設備，交換機通常是數據鏈路層設備，其使得多個物理網絡(例如局域網(LAN)或廣域網(WAN)網段)被互連成單個更大的網絡。在最一般的情形中，這些類型的網絡以分組形式傳輸數據。分組是作為數據單元在傳輸介質上發送的信息的邏輯分群(grouping)。分組通常包括例如用于路由、同步和差錯控制的頭部和/或尾部信息。頭部和/或尾部信息圍繞分組中包含的有效載荷數據。術語單元、數據報、消息、幀和片段也用于描述開放式系統互連參考模型(OSI參考模型)的各種層處的邏輯信息分群。這里所使用的術語“分組”應該從其最寬的意義上來理解，并且可包括其他術語，包括單元、數據報、消息、幀和片段等等。
網絡設備(例如交換機)的數據速率所依賴的一個因素是網絡設備的板級系統互連接口。板級系統互連接口是板級設備用來彼此直接通信的接口，所述板級設備例如是專用集成電路(ASIC)、網絡處理芯片(NPU)、分組處理引擎、隊列設備、架構設備和其他板級設備。與板級系統互連接口耦合的設備可以在相同板上或不同板上。在設計拙劣的板級系統接口的情況下，網絡設備可能無法高效地通過網絡設備以高數據速率傳送分組。這可能會不利地影響網絡設備的總體數據速率。
一種常用的板級接口是SPI-4.2系統分組接口，它由光互連網論壇在“System Packet Interface Level 4(SPI-4)Phase 2OC-192 System Interfacefor Physical and Link Layer Devices，Optical Internetworking ForumImplementation Agreement，January 2001”(“SPI-4.2 interfacespecification”)中描述。SPI-4.2接口是用于OC192物理和鏈路層設備的系統分組接口，其被設計為在設備間提供約10Gbps的數據速率。但是，雖然SPI-4.2常被實現，但它也不是沒有限制的。例如，SPI-4.2接口不向許多希望以明顯高于10Gbps的數據速率進行操作的網絡設備配置提供實用的解決方案。因此，希望具有與SPI-4.2接口類似的接口，然而還要提供高于當前用SPI-4.2接口可獲得的數據速率。

發明內容
已發現，可操作以從網絡發送數據和向網絡發送數據的網絡設備的集成電路可使用發送和接收接口來在網絡設備的其他集成電路之間傳輸數據。接口能夠以高數據速率在集成電路間傳送數據并且緩沖狀況，以使得接口不會顯著減慢網絡數據傳送。
因此，本發明的一個方面提供了一種裝置，其包括第一集成電路(IC)、第二IC以及將第一IC耦合到第二IC的接口。接口利用多個數據傳輸線在第一IC和第二IC傳送有效載荷控制信息。在傳送有效載荷控制信息之后的時鐘周期轉換之時，接口利用同樣的數據傳輸線以至少約20Gbps的數據速率在第一IC和第二IC之間傳送分組化數據。一比特控制信號被接口用于標識有效載荷控制信息何時出現在多個數據傳輸線的全部之上。
本發明的另一個實施例提供了一種裝置，其包括發送數據總線、發送控制信號、接收數據總線和接收控制信號。發送數據總線被配置為發送有效載荷控制信息，并且在傳送有效載荷控制信息之后的時鐘周期轉換之時，以至少約20Gbps的數據速率發送分組化數據。一比特控制信號被用于標識發送數據總線上的數據是有效載荷控制信息還是分組化數據。接收數據總線被配置為接收有效載荷控制信息，并且在接收有效載荷控制信息之后的時鐘周期轉換之時，以至少約20Gbps的數據速率接收分組化數據。接收數據總線獨立于發送數據總線進行操作。一比特接收控制信號被用于標識接收數據總線上的數據是有效載荷控制信息還是分組化數據。
前述內容是概要，從而必然包含簡化、概括和細節省略；因此，本領域的技術人員將會意識到概要只是示例性的而不希望以任何方式成為限制性。正如本領域的技術人員容易看出的，這里所公開的操作可以多種方式來實現，并且這種變化和修改可以不脫離本發明及其最寬的方面的情況下進行。僅由權利要求書所限定的本發明的其他方面、發明性特征和優點將從以下闡述的非限制性詳細描述中顯現出來。


通過參考以下描述和附圖可獲得對本發明及其優點的更完整的理解，附圖中類似的標號表示類似的特征。
圖1是采用本發明的系統的框圖；圖2A和2B是圖示根據本發明的各種實施例的示例性接口的框圖；圖3圖示了根據本發明的一個實施例的控制字；圖4圖示了示出本發明的數據總線的各種狀態的狀態圖；圖5圖示了時序圖，其中根據本發明利用靜態對齊來對齊數據；圖6A和6B圖示了可由實現本發明的一個實施例的接收設備所利用的示例性字對齊電路；圖7圖示了時序圖，其中根據本發明利用動態對齊來對齊數據；圖8圖示了根據本發明的一個實施例的帶有動態對齊的接口時鐘控制(clocking)；圖9是圖示根據本發明的狀況總線的狀態的狀態圖；圖10是根據本發明的狀況總線的時序圖；圖11是圖示根據本發明的接口的兼容性的框圖。
具體實施例方式
以下闡明了至少對于用于實現這里所描述的一個或多個設備和/或過程的最佳預期模式的詳細描述。描述希望是示例性的，而不應當被理解為限制性的。
緒論本發明提供了用于網絡設備內數據傳送的高帶寬接口。許多網絡以高帶寬進行操作。因此，網絡設備在內部必須以不比網絡的數據速率慢的速率傳送網絡數據(例如分組、幀、單元等)。網絡設備內的集成電路間的接口是一個關鍵數據路徑，并且影響數據速率。這種接口應當能夠以如果不大于網絡帶寬則至少能與網絡帶寬相比擬的速率處理帶寬，以免對網絡流量造成瓶頸。本發明提供了一種接口，它使得網絡數據能夠被以高帶寬(例如20Gbs)在網絡設備的集成電路間傳送，并且還能被配置為與SPI-4.2接口相接口。
示例性網絡設備圖1是采用本發明的系統100的框圖。在圖1的示例中，系統100是路由器，雖然本發明也可用于網絡中數據傳送時所利用的任何網絡設備中(例如交換機、網絡存儲處理設備等)。系統100包括多個(例如N個)線路卡102，每個線路卡都具有類似的電路并且都耦合到交換架構104。除非特別指定，否則這里線路卡102是指線路卡102(1)-102(N)中的任何一個。未示出與系統100相關聯的各種硬件和軟件組件，以幫助清晰闡述。
注意，變量標識符“N”被用于圖1中(和本申請的其他部分中)，以便更簡單地表示一系列相關或類似的元件的最后一個元件(例如線路卡102(N))。這種變量標識符的重復使用不是想要暗示這種元件系列的大小之間的相關性，雖然可能存在這種相關性。使用這種變量標識符不要求每個元件系列與由相同變量標識符定界的另一系列具有相同數目的元件。更確切而言，在每個使用實例中，由“N”所標識的變量與相同變量標識符的其他實例相比可以有相同或不同的值。
在圖1的示例中，線路卡102在通信線路106上向本地網絡(未示出)的客戶端(未示出)發送數據流，或從這些客戶端接收數據流。在本發明的一個實施例中，通信線路106根據10吉比特以太網(GbE)協議運送分組。
通信線路106上提供的輸入分組被線路卡102的端口108所接收。從端口108處，分組被經由接口112傳送到鏈路聚集設備110。從鏈路聚集設備110處，分組分別經由接口118和120被傳送到網絡處理器114和架構接口116。一般而言，架構接口116將數據流從一個格式(例如分組)轉換為另一個格式(例如公共交換接口單元)。從架構接口116處，分組被傳送到交換架構104。通過類似的方式，分組沿著通過系統100的相反路徑被從交換架構104傳送到客戶端設備。
為了不對網絡流量形成瓶頸，關鍵是使分組盡可能快地通過系統100。從而，接口112、118和120應當為在各集成電路之間傳送的分組提供高數據傳送速率。因此，在本發明的一個實施例中，接口112、118和120使得分組能夠被以約20Gbs(例如19Gbps到38Gbps之間)的數據速率在集成電路之間傳送。此外，接口112、118和120與現有接口相兼容，例如系統分組接口第4層第2期(SPI-4.2)接口。被配置為根據本發明的接口進行操作的設備與用SPI-4.2接口以及與其類似的接口所配置的設備相兼容，并且可在用SPI-4.2接口以及與其類似的接口所配置的設備之間傳送數據。注意，圖1的系統和集成電路僅提供了描述本發明的示例性上下文。本發明不限于對圖1的集成電路進行接口，而是可用于對網絡數據的傳送之中所利用的其他設備進行接口。
示例性接口圖2A是圖示根據本發明的一個實施例的接口的框圖。在圖2A所示的實施例中，接口200使得數據能夠被以高數據速率(例如約等于20Gbps)在設備A 202和設備B 204之間傳送。在本發明的一個實施例中，設備202和設備204在OSI參考模型的不同層中操作。例如，設備202可以是物理層設備(例如SONET成幀器、以太網MAC等)，設備204可以是網絡層設備(例如網絡處理器，以及其他這種設備)。
接口200包括發送接口206和接收接口208。發送接口206包括發送數據總線210和發送狀況總線212。接收接口208包括接收數據總線214和接收狀況總線216。發送數據總線210和接收數據總線214是被配置為彼此以相反方向傳送數據的單向數據總線。發送接口206和接收接口208包括各個設備202和204的帶外狀況信息，以便可更高效地利用每個接收設備的FIFO。這里所使用的接收設備(或接收器(sink))是用來指被配置為根據本發明在數據總線上接收數據的設備的，發送設備(或源)是用來指被配置為根據本發明在數據總線上發送數據的設備的。單個設備可以既是接收設備又是發送設備。例如，設備202對于發送接口206而言是接收設備，而對于接收接口208而言是發送設備。類似地，設備204對于接收接口208而言是接收設備，而對于發送接口206而言是發送設備。在本發明的一個實施例中，發送數據總線210、發送狀況總線212、接收數據總線214和接收狀況總線216使用IEEE 1596.3-1996中定義的低電壓差動信令(LVDS)。但是也可使用其他可比擬的信令技術。
發送數據總線210包括兩個發送數據時鐘信號(TDCLK1和TDCLK2)、32個數據信號(TDAT[15:0]和TDAT[31:16])，以及單個發送控制信號(TCTL)。發送狀況總線212包括一個發送狀況時鐘信號(TSCLK)和兩個發送狀況信號(TSTAT[1:0])。類似地，接收數據總線214包括兩個發送數據時鐘信號(RDCLK1和RDCLK2)、32個數據信號(RDAT[15:0]和RDAT[31:16])以及單個控制信號(RCTL)。接收狀況總線216包括接收狀況時鐘信號(RSCLK)和兩個接收狀況信號(RSTAT[1:0])。發送接口206和接收接口208分別耦合到控制器218和220。控制器218和220包含用于每個接口的配置信息，并且還進行操作以控制每個接口。發送接口206和接收接口208彼此獨立地進行操作。兩個接口彼此都是等同的，只不過每個接口按相反方向傳送數據和狀況。因此，為了幫助清晰闡明同時保持簡明扼要，將提及每個接口的信號，而不管其是發送接口206的一部分還是接收接口208的一部分。例如，SCLK將會用來指TSCLK和RSCLK，DAT[15:0]是指TDAT[15:0]和RDAT[15:0]，以此類推。
在一個實施例中，接口200利用了時鐘轉發。通過利用時鐘轉發，在每個總線上提供了單獨的時鐘信號，而不是在其他信號中嵌入時鐘信號。這為接收設備免除了必須恢復時鐘信號的負擔。在本發明的一個實施例中，DCLK1和DCLK2利用了速率為311 MHz的源同步雙邊沿時鐘控制。速率為311 MHz的雙邊沿時鐘控制等同于每個信號622 Mbps的數據速率。由于DAT[31:0]包含32個數據信號，因此根據本發明的接口提供了622 Mbps*32或約20 Gbs的數據速率。
正如下文更充分描述的，DAT[31:0]上的數據可被靜態或動態地與時鐘信號對齊。在靜態對齊中，數據比特及其對應的時鐘之間的相位關系必須被嚴格控制。在動態對齊中，接收器補償時鐘和個別的數據比特之間的相位差異。當信號路徑長度和/或操作頻率產生了時鐘和數據之間的相當大的偏斜時，優選使用動態對齊。在靜態對齊中，DCLK2被用于對DAT[31:16]采樣，DCLK1被用于對DAT[15:0]和CTL采樣。DCLK1和DCLK2彼此同相。在動態對齊中，DCLK1優選地被用于對DAT[31:0]和CTL采樣。DCLK2可被三態。
數據字和帶內控制字被在DAT[31:0]上設備202和204之間傳送。這里所使用的“帶內”信號描述了與另一個信號在相同的通信線路上傳送的信號。這里所使用的字是32比特的。這里所使用的數據字是指32比特的分組數據(包括頭部信息、有效載荷數據、尾部信息、填充等中的某些或全部)。以下圖3中所描述的控制字是指32比特的控制信息、奇偶信息和其他信息。字(控制字或數據字)是在上部和下部兩部分中在DAT[31:0]上傳送的。DAT[15:0]用于傳送字的較低的16比特，DAT[31:16]用于傳送字的較高的16比特。以下給出數據傳送過程和對于示例性控制信息的描述。
單個控制信號CTL被用于區分DAT[31:0]上的數據字和控制字。CTL伴隨DAT[31:0]上的每個傳送。例如，在當前描述的實施例中，CTL在CLK1的上升沿和下降沿被驅動，這是因為數據在CLK1的上升沿和下降沿都被傳送。CTL轉變為高(例如邏輯1)，以通知控制字出現在DAT[31:0]上。否則CTL保持低(例如邏輯0)。使用單條控制x線提供了本發明的接口和其他接口之間的兼容性(例如在本發明上傳輸的控制字的數據速率可與SPI-4.2接口的兼容)。此外，使用單條控制線來標識DAT[31:0]上的控制字降低了接收設備的復雜度。例如，利用單條控制線，接收設備在一比特時間中只需要處理單個控制字。
除了提供接口以用于以約20Gbps的速率傳送數據和控制字外，接口200還提供了獨立于數據和控制字的傳送的狀況信息的傳送。參見圖2，發送狀況總線212包括TSTAT[1:0]和TSCLK。類似地，接收狀況總線216包括RSTAT[1:0]和RSCLK。STAT[1:0]提供了從接收設備到發送設備的下行隊列信息。STAT[1:0]傳送先進先出隊列(FIFO)狀況信息、差錯檢測和成幀信息，并且由SCLK進行時鐘控制。在一個實施例中，狀況的數據速率是數據總線的數據速率的1/8。對于狀況信息的傳送的詳細描述在以下給出。
圖2B圖示了本發明的替換實施例。接口250與接口200類似，只不過為每個接口提供了單個時鐘DCLK。圖2A中所示的實施例比起圖2B中所示的實施例而言所提供的一個優點是不要求比特解偏(bit-deskew)電路。因為圖2A中所示的實施例一般要求數據信號蹤跡被嚴密匹配，因此將較少的信號與時鐘信號相關聯會使得對齊信號較容易。例如，通過分別為DAT[15:0]和DAT[31:16]提供兩個時鐘信號DCLK1和DCLK2，DCLK1和DCLK2將會更少地受抖動、噪聲和與電路設計相關聯的其他影響因素的影響。從而可放松對于在與本發明接口的兩個設備之間路由信號的約束。
數據傳送過程在討論數據和控制字如何在DAT[31:0]上被傳送的細節之前，介紹和描述示例性控制字將會是有益的。
示例性控制信息圖3圖示了根據本發明的一個實施例的控制字300。控制字300為32比特寬，并且除了用于標識其他信息以外，還用于標識在DAT[31:0]上傳送的分組的分組開始、分組結束和端口地址。在當前描述的實施例中，控制字300包括奇偶字段(DIP-4)302、端口地址字段(ADR)304、分組開始(SOP)字段306、分組結束(EOP)狀況字段308、類型字段310、擴展奇偶字段312、反向字段314和擴展EPO狀況字段316。要意識到，其他實施例可按不同方式(編碼、結合多個字段等)來對字段302-316中提供的信息進行分群。此外，其他實施例可包括字段302-316中提供的信息的子集。
奇偶字段302和擴展奇偶字段312提供了控制字和之前緊鄰的數據字上的奇偶性。奇偶字段302是在在DAT[15:0]上傳送的控制字的下部以及之前緊鄰的在最后的控制字之后在DAT[15:0]上傳送的16比特數據字上計算的。擴展奇偶字段312是在在DAT[31:16]上傳送的控制字的上部以及之前緊鄰的在最后的控制字之后在DAT[31:16]上傳送的16比特數據字上計算的。在一個實施例中，奇偶性是“System Packet Interface Level 4(SPI-4)Phase 2OC-192 System Interface for Physical and Link Layer Devices，OpticalInternetworking Forum Implementation Agreement，January 2001”中描述的4比特對角交錯奇偶性(DIP-4)。
端口地址字段304是緊隨控制字之后的數據字的8比特端口地址。雖然當前描述的實施例支持256個端口地址，但是其他實施例可例如通過增大端口地址字段304的大小和/或例如通過使用地址擴展來支持更多端口地址。
分組開始字段306標識緊隨控制字之后的數據是否是分組的開始。在當前描述的實施例中，SOP字段306被設置為1以標識分組的開始。EOPS字段308和EOPS EX字段316標識緊鄰控制字之前的數據的狀況并且還用于定位分組的最后的字節。以下表1提供了EOP狀況字段308和EOPS EX字段316的值，以及各自相對應的含義。

表1
類型字段310與端口地址字段304結合指示控制字是有效載荷控制字(比特15＝1)、訓練控制字(比特15＝0)還是空閑控制字(比特15＝0)。如果控制字是有效載荷控制字，則緊隨有效載荷控制字之后的時鐘周期上的數據是分組數據。如果控制字是訓練控制字，則訓練控制字之后傳送的數據是用于訓練的(如下所述)，并且端口地址字段304的所有比特都被設置為1。如果控制字是空閑控制字，則接下來沒有數據，并且端口地址字段304的所有比特都被設置為0。
在數據總線上傳送控制字數據字、控制字和訓練序列可在數據總線上傳送。本發明利用了單條控制線CTL，來通知控制字何時出現在DAT[31:0]上。在一個實施例中，當控制線為高時，控制字出現在DAT[31:0]上。在本發明的一個實施例中，控制字的上部(即比特31-16)被在DAT[31:16]上傳送，并且在同一周期中，控制字的下部(即比特15-0)被在DAT[15:0]上傳送。
數據是以具有可編程最大長度的突發方式(稱為MaxBurstl或MaxBurst2)在DAT[31:0]上傳送的。優選地，突發長度為32字節的倍數，或者如果不是32字節的倍數，則用EOP控制字來終止。全部分組可在單個突發中傳送，或者被分成多個突發，其間傳送其他分組。一旦突發傳送開始，則無中斷地傳送數據字，直到接收到EOP控制字或者到達32字節的倍數。
以43字節分組為例，表2標識了根據本發明的一個實施例在DAT[31:0]上傳送數據字的順序。

表2
最初43字節分組的前四個字節被在DAT[31:0]上傳送，其中字節1被在比特31-24上傳送，字節4被在比特7-0上傳送。然后隨后的4個字節即字節5-8被在DAT[31:0]上傳送，其中字節5被在比特31-24上傳送，字節8被在比特7-0上傳送。此排序持續直到最后的數據字。由于傳送未結束于32字節邊界處，所以任何未使用的字節都被設置為0。在表2中的示例中，比特7-0被設置為0。要意識到，除了將未使用的字節設置為0的方法以下，還可使用其他方法來解決未結束于32字節邊界處的傳送(例如利用除零外的值等)數據傳送過程現轉到數據傳送過程，圖4圖示了狀態圖400，該狀態圖示出了本發明的各種狀態及其間的轉換。圖4是參考圖2中所示的信號來描述的。
如圖4所示，根據本發明的接口的數據總線包括五個狀態空閑控制狀態402、數據突發狀態404、訓練數據狀態406、訓練控制狀態408和有效載荷控制狀態410。根據狀態，數據總線(例如DAT[31:0])被配置為傳送空閑控制字、有效載荷控制字、數據字、訓練控制字或訓練數據字。為了幫助清晰闡述，將利用最初處于空閑控制狀態402的數據總線來描述狀態圖400。
空閑狀態處于空閑狀態402的數據總線被配置為在當前周期中傳送空閑控制字。數據總線可保持處于空閑控制狀態402中(由轉換436表示)，并且持續傳送空閑控制字。從空閑控制狀態402中，數據總線可轉換到有效載荷控制狀態410(經由轉換432)，以開始數據突發，或者數據總線可轉換到訓練控制狀態408(經由轉換430)，以發起訓練序列。
傳送有效載荷數據有效載荷控制狀態410通知數據突發的開始。這里所使用的數據突發是指DAT[31:0]上的無中斷數據字傳送。在當前描述的實施例中，在滿足MaxBurstl或MaxBurst2(以上參考圖3描述)或接收到下一個控制字時，數據突發終止。在傳輸控制字之后，處于有效載荷控制狀態410中的數據總線就經由轉換412轉換到數據突發狀態404。在本發明的一個實施例中，轉換發生在緊隨SOP控制字傳送之后的時鐘周期上。
在數據突發狀態404中，數據字被以突發方式(無中斷傳送)在DAT[31:0]上傳送。正如上文所注意到的，數據突發發生在緊隨控制字之后的下一個時鐘周期上。一旦數據突發傳送開始，則保持處于數據突發狀態404中，并且數據字持續被在DAT[31:0]上發送(由轉換416表示)，直到發送EOP控制字或者達到允許數目的32字節塊。優選地，所配置的最大有效載荷數據傳送大小為32字節的倍數，或者由EOP控制字來終止。在完成數據突發時，數據總線可轉換到空閑控制狀態402(經由轉換434)，或者數據總線可返回有效載荷控制狀態410(經由轉換414)，以發送新的SOP控制字來開始另一個數據突發，或者可發送任何其他控制字(例如另一信道的SOP)。
在一個實施例中，連續的SOP控制字應該以不少于8個時鐘周期的間隔出現。這里所使用的周期是指一個控制或數據字(并且因為本發明的實施例利用DDR，所以這里使用的時鐘周期可指DDR時鐘周期和非DDR時鐘周期)。因此，持續短于8個周期的數據突發應該被用足夠的空閑控制字填充，以便從SOP控制字上一次被發送開始已經過了8個周期。例如，這可通過經由轉換434從數據突發狀態404轉換到空閑控制狀態402并且發送至少足夠的空閑控制字以便達到上一個SOP控制字之后8個周期來實現。但是，短數據突發(例如EOP突發)后可跟隨另一個短數據突發(例如EOP突發)。如果數據突發已持續了至少8個周期，并且還有更多有效載荷數據要傳送，則數據路徑可轉換到有效載荷控制狀態410，以發送新的SOP控制字來發起新數據突發。在這種情況下，分隔兩個相鄰突發傳送的有效載荷控制字包含與前一傳送和后一傳送有關的狀況信息。
訓練序列根據本發明的一個實施例，訓練序列可被接收設備用于對DAT[31:0]上的比特到達時間解偏，以及使CTL信號與DAT[31:0]解偏。訓練序列希望允許接收設備校正最多達+/-1比特時間的相對偏斜差異。一般而言，訓練序列包括1個空閑控制字，其后是20字訓練模式的一次或多次重復。在當前描述的實施例中，訓練模式包括10個重復的訓練控制字，其后是10個重復的數據字。初始空閑控制字在初始訓練控制字之前被發送，以便去除訓練控制字中的奇偶性對先前的數據字的依賴。在本發明的一個實施例中，訓練控制字與訓練數據字正交。
在本發明的一個實施例中，優選地，訓練序列在每DATA_MAX_T個周期中被提供，其中DATA_MAX_T周期是可編程值。此外，優選地，訓練序列在每DATA_MAX_T周期中被重復alpha(α)次。表3圖示了本發明的一個實施例所利用的訓練模式。在周期1中，X、efgh、Y和abcd取決于之前最后一個控制字之后的間隔的內容。例如，X和Y反映了先前的數據突發是分組的結束還是下一分組的開始。值a、b、c、d、e、f、g、h取決于先前數據的奇偶性。

表3參見狀態圖400，通過發送訓練控制字從空閑控制狀態402進入訓練控制狀態408。在轉換到訓練控制狀態408后，在DAT[31:0]上提供另外九個訓練控制字，使得總共發送10個訓練控制字。在傳送10個訓練控制字后，數據總線轉換到訓練數據狀態406，以提供10個重復的訓練數據字。訓練控制狀態408和訓練數據狀態406之間的轉換被重復，直到傳送到接收設備的比特已被充分解偏。當訓練序列最初被發起時(例如在接收和發送設備啟動時)，訓練序列應被重復，直到接收設備停止經由狀況總線發送成幀模式。在一個實施例中，信號的同步可通過檢測到連續的具有匹配奇偶性的序列(即連續的DIP-4)匹配來確定。當執行周期性訓練時，alpha(α)確定重復次數。
當執行周期性訓練時(與啟動時的訓練相對)，發送設備應當在至少每DATA_MAX_T時鐘周期中安排訓練序列。此外，然后訓練序列應該被重復alpha(α)次。DATA_MAX_T和α都是可配置的值，并且對于每個接口、接收和發送訓練序列應該被獨立安排。優選地，發送設備在開始訓練序列的傳輸之前等待當前數據突發的完成，并且不以訓練序列中斷數據突發。
示例性時序5圖示了時序圖，其中數據可用靜態對齊來對齊。由于靜態對齊一般要求數據信號蹤跡被嚴密匹配，因此將較少的信號與時鐘信號相關聯會使得對齊信號較容易。從而，通過為32比特數據使用兩個時鐘信號而不是一個時鐘信號，匹配到每個時鐘的數據信號數目被限于16個。在靜態對齊中，數據和時鐘被用DCLK1和DCLK2以固定的相位關系發送到接收器。控制和數據字的較低的16比特(比特15-0)被在DAT[15:0]上傳送，而控制和數據字的較高的16比特(比特31:15)被在DAT[31:15]上傳送。優選地，DAT[15:0]和CTL可被匹配到DAT[31:16]的+/-2比特時間內。就這里所用而言，當發送設備和接收設備之間以及DAT[15:0]和DAT[31:16]之間的傳播時間變化小于2比特時間時，DAT[15:0]和DAT[31:16]“匹配”。DCLK1被用于對DAT[15:0]和CTL采樣，而DCLK2被用于對DAT[31:16]采樣。接收設備應當將DAT[31:16]和DAT[15:0]重新對齊到單個時鐘。在本發明的一個實施例中，接收設備所進行的對齊是利用啟動時的訓練序列以及圖6的字對齊電路來完成的(其中啟動被定義為設備被加電并初始化的時刻)。
圖6A圖示了可用于解除多個通信線路相對于彼此的偏斜的示例性字對齊電路。如圖所示，源600向接收器602提供CLK1和CLK2。接收器602包括前端電路604和606。前端電路604接收CTL、DAT[15:0]和CLK1，并且利用CLK1對CTL和DAT[15:0]采樣。類似地，前端電路606接收CLK2和DAT[31:16]，并且利用CLK2對DAT[31:16]采樣。由于DAT[15:0]可能相對于DAT[31:16]有偏斜，因此有必要解除信號群組相對于彼此的偏斜。因此，本發明提供了字對齊電路608，其接收DAT[15:01、CTL和DAT[31:16]，并且解除這些信號相對于彼此的偏斜。
圖6B圖示了字對齊電路608的一個實施例。字對齊電路608包括數據寄存器610、多路復用器612和614、控制電路616和數據寄存器618。數據寄存器610向多路復用器612和614提供DAT[31:0]和CTL的延遲后“版本”。例如，DAT[15:0]和CTL在無延遲的情況下在信號620(a)上被提供給多路復用器612。DAT[15:0]和CTL被數據寄存器610(a)延遲，并且被在信號620(b)上提供給多路復用器612。DAT[15:0]和CTL被數據寄存器610(a)和610(b)延遲，并且被在信號620(c)上提供給多路復用器612。從而DAT[15:0]和CTL的三個不同的相位被提供給多路復用器612，信號620(a)上的早期相位、信號620(b)上的中期相位和信號620(c)上的后期相位。類似地，DAT[31:16]的三個不同的相位被經由信號622(a)、622(b)和622(c)提供給多路復用器614。
控制616耦合到多路復用器612和614的選擇線，并且被配置為匹配來自多路復用器614的DAT[31:16]的一個版本的來自多路復用器612的DAT[15:0]和CLT的一個版本。例如，如果DAT[15:0]和CTL的中期相位(在數據信號620(b)上提供)與DAT[31:16]的后期相位(在信號622(c)上提供)匹配，則控制616選擇來自多路復用器612的信號620(b)和來自多路復用器614的信號622(c)。為了使得控制616在適當的時刻選擇信號，以便將來自多路復用器612和614中每一個的輸出彼此對齊，控制616被在啟動時提供的訓練序列期間設置。
圖7圖示了時序圖，其中數據被用動態對齊來對齊。在圖7中，假設比特DAT[31:0]和CTL未與DCLK1對齊。當信號路徑長度和/或操作頻率在時鐘和數據間產生相當大的偏斜時，優選使用動態對齊。在一個實施例中，源設備將另外的時鐘信號(例如DCLK2)三態。如圖7所示，控制字和數據字在CLK1的每個上升和下降沿時被在DAT[31:0]上傳送。在一個實施例中，數據字和控制字的上部(即比特31:16)是在DAT[31:16]上提供的，而下部(即比特15:0)是在DAT[15:0]上提供的。單條控制線被用于區分DAT[31:0]上的數據字和控制字。當控制字在DAT[31:0]時，CTL為高。
圖8圖示了根據本發明的一個實施例帶有動態對齊的接口時鐘控制。如圖8所示，源802向接收器804提供CTL、DAT[31:0]和DCLK1信號。接收器804向源802提供STAT[1:0]和SCLK信號。接收器804包括比特解偏電路806和字對齊電路808。一般而言，比特解偏電路相對于時鐘信號對DAT[31:0]和CLK采樣，以定位其中發生信號的數據轉換的窗口，然后確定位于窗口中心的采樣點。字對齊電路808檢測由源802提供的訓練模式，并且利用訓練模式的已知版本來調整數據的比特對齊，以便它們在字內對齊。
FIFO狀況根據本發明的接口使得在隊列(未示出)中存儲數據字的接收設備向發送設備發送隊列狀況。fifo狀況的傳送除了有其他優點以外還允許了數據字在本發明的接口上高效傳送。
圖9是狀態圖900，其圖示了根據本發明，狀況如何在狀況總線(例如發送狀況總線212或接收狀況總線216)上被從接收設備提供到發送設備。最初，狀況總線處于禁用狀態902中并且被配置為在STAT[1:0]上發送“11”(即，在STAT[1]上發送1，并在STAT
上發送1)。當fifo狀況傳輸被啟用時，狀況總線經由轉換908轉換到同步狀態906。例如，在一個實施例中，FIFO狀況傳輸可通過初始化接收設備和發送設備的控制處理器(未示出)來啟用。在同步狀態906內，接收設備在STAT[1:0]上傳送成幀模式。在一個實施例中，在STAT[1:0]上傳送“11”作為成幀模式。成幀模式的傳送經由轉換912將狀況總線從同步狀態906轉換到fifo狀況狀態910。
在fifo狀況狀態910中，接收設備向發送設備發送fifo狀況。在本實施例中，fifo狀況可以是三個值之一“SATISFIED”、“HUNGRY”和“STARVING”。“SATISFIED”狀況由STAT[1:0]出現“10”來指示，“HUNGRY”由STAT[1:0]上出現“01”來指示，“STARVING”由STAT[1:0]上的“00”來指示。
“HUNGRY”狀況向發送設備指示發送設備可向相應端口傳送最多達MaxBurst2 32字節塊，直到下一狀況更新被提供。或者，如果相應的端口先前被準予尚未使用的大于32字節塊的值(例如MaxBurstl)，則更大值的32字節塊可被傳送到HUNGRY端口。“STARVING”狀況通知發送設備可向相應端口傳送最多達MaxBurstl 32字節塊，直到下一個狀況更新。“SATISFIED”狀況通知發送設備只能向該端口傳送先前準許的剩余數目的32字節塊，直到下一個狀況更新。部分32字節傳送被視為完整的32字節傳送。
本發明的一個實施例利用了可編程日歷序列來指示狀況總線上的哪個狀況對應于哪個端口。作為對日歷編程的示例，成幀模式后的第一狀況對應于端口(1)，第二狀況對應于端口(2)等，最后的狀況對應于端口(CALENDAR_LEN)。日歷條目1至CALENDAR_LEN的狀況的發送等于一次迭代。當傳送了可編程數目的迭代時，fifo狀況的發送完成。
在完成FIFO狀況的發送之后，狀況總線經由轉換916轉換到DIP-2狀態914，以發送先前的fifo狀況的奇偶性信息。在一個實施例中，奇偶性是“System Packet Interface Level 4(SPI-4)Phase 2OC-192 SystemInterface for Physical and Link Layer Devices，Optical Internetworking ForumImplementation Agreement，January 2001”中描述的2比特的對角交錯奇偶性(DIP-2)。圖10是示出SCLK、STAT[1]和STAT
信號的序列的時序圖。
操作模式本接口與“System Packet Interface Level 4(SPI-4)Phase 2OC-192System Interface for Physical and Link Layer Devices，January 2001”中描述的接口(SPI-4.2接口)兼容。例如，采用本發明的設備可直接與采用SPI-4.2接口的設備接口，如下所述。
圖11圖示了耦合到設備1102的設備1100。設備1102被配置為只支持SPI-4.2接口，而設備1100被配置為支持根據本發明的接口(例如圖2的接口200)，并且還被配置為支持SPI-4.2接口。這樣，1102可在SPI-4.2接口上與設備1100通信。在一個實施例中，設備1100和1102是用于在網絡設備內傳送分組的集成電路。
在本發明的一個實施例中，設備1102可經由控制器1118(a)和1120(b)被配置為在兩種模式之一中進行操作，所述兩種模式是正常模式和增強模式。例如，控制器1118(a)包含模式選擇比特，該比特在被置位(即設置為“1”)時，將設備1102配置為在增強模式中進行操作，而在被清除(即清為“0”)時，將設備1102配置為在正常模式中進行操作。在正常操作模式中，設備1102根據SPI-4.2接口工作。在正常模式中，設備1102將TDAT[31:16]、RDAT[31:16]、TDCLK2和RDCLK2三態。通過將這些信號三態，這些信號不被發送到設備1100。此外，當處于正常模式時，設備1102不報告擴展4比特對角交錯奇偶性的奇偶差錯。設備1102還可經由控制器1118(a)和1120(b)被配置為在擴展模式中進行操作。如上參考圖1-11所描述的增強操作模式使得設備1102能夠以大得多的數據速率(例如20Gbps)來傳送數據。
雖然已聯系幾個實施例描述了本發明，但是本發明不希望被限制在這里所闡述的特定形式。相反，希望覆蓋可被合理包括在所附權利要求書所限定的本發明的范圍內的所有這種替換、修改和等同物。
權利要求
1.一種方法包括利用多個數據傳輸線在第一集成電路(IC)和第二IC之間傳送有效載荷控制信息；在所述傳送所述有效載荷控制信息之后的時鐘周期轉換之時，利用所述多個數據傳輸線在所述第一IC和所述第二IC之間傳送分組化數據，其中所述傳送所述分組化數據是以至少約20Gbps的數據速率來執行的；并且傳送一比特控制信號，以標識有效載荷控制信息何時出現在所述多個數據傳輸線的全部之上。
2.如權利要求1所述的方法，還包括將所述第一IC和所述第二IC中的至少一個配置為在增強模式中進行操作。
3.如權利要求1所述的方法，還包括將所述第一IC和所述第二IC中的至少一個配置為在正常模式和增強模式中的至少一個中進行操作，其中所述傳送所述分組化數據在所述正常模式中是以約10Gbps的速率執行的，在所述增強模式中是以約20Gbps的速率執行的。
4.如權利要求1所述的方法，其中所述傳送所述有效載荷控制信息包括傳送所述分組化數據的奇偶性。
5.如權利要求1所述的方法，其中所述傳送所述有效載荷控制信息包括傳送所述分組化數據的端口地址。
6.如權利要求4所述的方法，還包括傳送擴展分組結束狀況。
7.如權利要求4所述的方法，還包括傳送擴展奇偶性。
8.如權利要求1所述的方法，還包括在多個FIFO狀況線上在所述第一IC和所述第二IC之間傳送FIFO狀況。
9.如權利要求8所述的方法，其中所述FIFO狀況是與提供所述有效載荷控制信息和突發所述分組化數據中的至少一個同時傳送的。
10.如權利要求8所述的方法，還包括從所述第一IC向所述第二IC提供數據時鐘信號；并且從所述第一IC向所述第二IC提供FIFO狀況時鐘信號。
11.如權利要求1所述的方法，還包括在所述第一IC和所述第二IC之間提供數據時鐘信號，以便對所述有效載荷控制信息和所述分組化數據進行時鐘控制，其中所述數據時鐘的最小頻率為約311MHz；并且在所述數據時鐘信號的上升沿和下降沿都對所述有效載荷控制信息和所述分組化數據進行時鐘控制。
12.如權利要求1所述的方法，其中所述第一集成電路和所述第二集成電路被配置為在不同網絡層中進行操作。
13.如權利要求12所述的方法，其中所述第一網絡集成電路在物理層中進行操作。
14.如權利要求12所述的方法，其中所述第二集成電路在鏈路層中進行操作。
15.如權利要求1所述的方法，還包括動態對齊所述分組化數據。
16.如權利要求1所述的方法，還包括靜態對齊所述分組化數據。
17.如權利要求1所述的方法，還包括訓練所述第一集成電路，以解除在所述數據傳輸線上傳送的所述分組化數據的偏斜。
18.如權利要求17所述的方法，還包括利用多個數據傳輸線在所述第一IC和所述第二IC之間傳送訓練控制信息；并且在所述傳送所述訓練控制信息之后的時鐘周期轉換之時，利用所述多個數據傳輸線在所述第一IC和所述第二IC之間傳送所述訓練數據。
19.如權利要求1所述的方法，其中當所述一比特控制信號是邏輯1時，有效載荷控制信息出現在所述多個數據傳輸線上。
20.一種系統包括第一集成電路(IC)，其耦合到第二IC；用于在所述第一IC和所述第二IC之間傳送有效載荷控制信息的裝置；用于利用所述多個數據傳輸線在所述第一IC和所述第二IC之間傳送分組化數據的裝置；其中所述用于傳送所述分組化數據的裝置能夠以至少約20Gbps的數據速率操作；以及用于傳送一比特控制信號以標識有效載荷控制信息何時出現在所述多個數據傳輸線的全部之上的裝置。
21.如權利要求20所述的系統，還包括用于將所述第一IC和所述第二IC中的至少一個配置為在正常模式和增強模式中的至少一個中進行操作的裝置，其中所述用于傳送所述分組化數據的裝置在所述正常模式中是以約10Gbps的速率執行的，在所述增強模式中是以約20Gbps的速率執行的。
22.如權利要求20所述的系統，還包括用于在多個FIFO狀況線上在所述第一IC和所述第二IC之間傳送FIFO狀況的裝置。
23.如權利要求20所述的系統，其中所述第一集成電路和所述第二集成電路被配置為在不同網絡層中進行操作。
24.如權利要求23所述的系統，其中所述第一網絡集成電路在物理層中進行操作。
25.如權利要求23所述的系統，其中所述第二集成電路在鏈路層中進行操作。
26.如權利要求20所述的系統，還包括用于動態對齊所述分組化數據的裝置。
27.如權利要求20所述的系統，還包括用于靜態對齊所述分組化數據的裝置。
28.如權利要求20所述的系統，還包括用于訓練所述第一集成電路以解除在所述數據傳輸線上傳送的所述分組化數據的偏斜的裝置。
29.一種裝置包括發送數據總線，其被配置為發送有效載荷控制信息，以及在傳送所述有效載荷控制信息之后的時鐘周期轉換之時，發送分組化數據，其中所述分組化數據的所述發送是以至少約20Gbps的數據速率來執行的；一比特控制信號，用于標識所述發送數據總線上的數據是有效載荷控制信息還是分組化數據；接收數據總線，其被配置為；接收有效載荷控制信息，以及在接收所述有效載荷控制信息之后的時鐘周期轉換之時，接收分組化數據，其中所述分組化數據是以至少約20Gbps的數據速率來接收的，并且其中所述接收數據總線獨立于所述發送數據總線進行操作；以及一比特接收控制信號，用于標識所述接收數據總線上的數據是有效載荷控制信息還是分組化數據。
30.如權利要求29所述的裝置，其中所述接收數據總線包括第一和第二接收數據時鐘信號；以及至少32個接收數據信號。
31.如權利要求29所述的裝置，其中所述發送數據總線包括第一和第二發送數據時鐘信號；以及至少32個發送數據信號。
32.如權利要求29所述的裝置，還包括控制器，其包括模式選擇比特，以便在增強模式和正常模式中操作所述發送數據總線和所述接收數據總線，其中增強模式中所述接口的數據速率約等于正常模式中所述接口的數據速率的兩倍。
33.一種裝置包括用于提供有效載荷控制信息的裝置；在傳送所述有效載荷控制信息之后的時鐘周期轉換之時，用于以至少約20Gbps的數據速率提供分組化數據的裝置；用于標識數據是有效載荷控制信息還是分組化數據的裝置；用于接收有效載荷控制信息的裝置；以及在接收所述有效載荷控制信息之后的時鐘周期轉換之時，以至少約20Gbps的數據速率來接收分組化數據，并且其中所述用于接收分組化數據的裝置獨立于所述用于提供所述分組化數據的裝置進行操作。
34.如權利要求33所述的裝置，其中所述用于接收所述分組化數據的裝置包括第一和第二接收數據時鐘信號；以及至少32個接收數據信號。
35.如權利要求33所述的裝置，其中所述用于提供所述分組化數據的裝置包括第一和第二發送數據時鐘信號；以及至少32個發送數據信號。
36.如權利要求33所述的裝置，還包括用于在增強模式和正常模式中操作所述用于提供所述分組化數據的裝置和所述用于接收所述分組化數據的裝置，其中增強模式中所述接口的數據速率約等于正常模式中所述接口的數據速率的兩倍。
37.一種系統包括第一集成電路(IC)；第二IC；以及將所述第一IC耦合到所述第二IC的接口，所述接口被配置為利用多個數據傳輸線在所述第一IC和所述第二IC之間傳送有效載荷控制信息；在所述傳送所述有效載荷控制信息之后的時鐘周期轉換之時，利用所述多個數據傳輸線在所述第一IC和所述第二IC之間傳送分組化數據，其中所述傳送所述分組化數據是以至少約20Gbps的數據速率來執行的；并且傳送一比特控制信號，以標識有效載荷控制信息何時出現在所述多個數據傳輸線的全部之上。
38.如權利要求37所述的系統，其中所述接口包括發送接口；以及接收接口。
39.如權利要求38所述的系統，其中所述發送接口包括發送狀況總線；以及發送數據總線。
40.如權利要求38所述的系統，其中所述接收接口包括接收狀況總線；以及接收數據總線。
全文摘要
一種裝置包括第一集成電路(IC)(202)、第二IC(204)以及將第一IC耦合到第二IC的接口(200)。接口利用多個數據傳輸線在第一IC和第二IC之間傳送有效載荷控制信息。在傳送有效載荷控制信息之后的時鐘周期轉換之時，接口利用同樣的傳輸線以至少約20Gbps的數據速率在第一IC和第二IC之間傳送分組化數據。一比特控制信號被接口用于標識有效載荷控制信息何時出現在多個數據傳輸線的全部之上。
文檔編號H04L12/56GK1781333SQ200480011100
公開日2006年5月31日 申請日期2004年6月10日 優先權日2003年6月10日
發明者阿德里恩·B·愛宛斯, 穆罕默德·I·踏塔, 卡的里克·K·貝吉恩 申請人:思科技術公司