專利名稱：接受機的制作方法
技術領域：
本發明涉及對接收的信號進行頻率變換的接收機。
背景技術：
一般的采用超外差方式的接收機在將經天線接收的調制信號高頻放大之后，再使用混頻電路進行頻率變換，在變換成具有規定的頻率的中頻信號之后再進行解調處理。
特別在最近，正在進行利用CMOS工藝或MOS工藝在半導體襯底上一體形成包含高頻元件的模擬電路的技術的研究，部分裝置已經實用化。通過利用CMOS工藝或MOS工藝在1個芯片上形成各種電路，可以使整個裝置小型化，或降低成本等，因此今后可以考慮擴大在1個芯片上形成的裝置的范圍。
若使用CMOS工藝或MOS工藝在1個芯片上形成先有的采用超外差方式的接受機的各元件，則存在稱之為1/f噪聲的低頻噪聲的問題。一般，與雙極性晶體管相比，MOS型FET具有1/f噪聲大的特征，若使用CMOS工藝或MOS工藝在1個芯片上型形成構成接受機的各元件，則作為包含在其中的放大元件的FET就會變成1/f的噪聲源。而且，當使用混頻電路將高頻調制信號變換成頻率較低的中頻信號時，因為在該中頻信號中，1/f噪聲成分所占的比例高，所以，會因S/N(信噪比)的下降而使接收質量變差。
發明內容
本發明是鑒于上述各點而創作的，其目的在于提供一種接收機，當使用CMOS工藝或MOS工藝在半導體襯底上一體形成時，可以降低所產生的低頻噪聲。
為了解決上述問題，本發明的接收機具有高頻放大電路、本機振蕩器、混頻電路、中頻放大電路和中頻濾波器。高頻放大電路放大經天線接受的調制信號。本機振蕩器產生規定的本振信號。混頻電路使高頻放大電路放大的調制信號和本機振蕩器輸出的本振信號混頻后輸出。中頻放大電路放大混頻電路輸出的中頻信號。中頻濾波器有選擇地輸出中頻信號。而且，在使用CMOS工藝或MOS工藝在半導體襯底上至少一體形成混頻電路、中頻放大電路、中頻濾波器和本機振蕩器的同時，使用p溝道FET形成它們所包含的放大元件。通過使用移動度小的p溝道FET作為放大元件，可以減小1/f噪聲，所以，即使在使用CMOS工藝或MOS工藝在半導體襯底上至少一體形成混頻電路、中頻放大電路、中頻濾波器和本機振蕩器的情況下，也可以減小由它們產生的1/f噪聲。
此外，上述中頻濾波器最好將調制信號和本振信號的差頻信號作為中頻信號抽出。當使用差頻信號時，因頻率變換后的中頻信號的頻率比調制信號的頻率低，故使用CMOS工藝或MOS工藝形成的放大元件中的1/f噪聲的影響很明顯。因此，這時，通過利用p溝道的FET形成變成噪聲源的放大元件，大大增加噪聲降低的效果。
此外，上述本振信號的頻率和調制信號的載波頻率的差最好比調制信號的占有頻帶寬度小。特別，當未進行這樣的調制信號和本振信號的頻率設定時，因將直流附近的區域作為信號頻帶使用，故1/f噪聲的影響最大，因此，這時，通過利用p溝道的FET形成變成噪聲源的放大元件，使噪聲降低的效果最大。
此外，上述混頻電路和中頻放大器及中頻濾波器級聯連接，當設計作為它們所包含的放大元件的多級連接的FET時，最好將前一級的FET的柵極長度L和寬度W設定為比后一級的FET的柵極長度L和寬度W大的值。眾所周知，一般FET產生的1/f噪聲與柵極長度L和寬度W的倒數成比例增大。因此，通過將柵極長度L和寬度W設定得大一些，可以降低該FET產生的1/f噪聲。特別，當考慮將多級連接的FET作為放大元件時，因前一級FET產生的1/f噪聲被后一級FET放大，故為了降低整體低頻噪聲，最好降低前一級FET產生的1/f噪聲。此外，因后級FET產生的1/f噪聲被再后一級FET放大的程度小，故可以認為其對整體低頻噪聲降低的貢獻比例小。因此，通過將該后級的FET的柵極長度L和寬度W設定為比前一級的FET小的值，可以減小FET的占有面積，可以實現芯片的小型化從而降低成本。
此外，當使上述混頻電路、中頻放大器和中頻濾波器級聯連接，并著眼于作為它們之中的放大元件的多級連接的任意位置的上述FET時，最好將各FET的柵極長度L和寬度W設定成使該FET產生的噪聲成分比輸入信號包含的噪聲成分小。通過使任何一個FET產生的噪聲成分比該FET的輸入信號中的噪聲成分小，可以降低整體低頻噪聲。
此外，最好在上述半導體襯底上形成N阱，再在該N阱上形成至少包含混頻電路、中頻放大電路、中頻濾波器和本機振蕩器的構成元件。通過使這些構成元件在N阱上形成，可以防止經在N阱及其下面的半導體襯底之間形成的pn界面而流過噪聲電流，可以防止N阱上的電路產生的噪聲經半導體襯底流入其它的元件中。
此外，在上述半導體襯底上，最好在構成元件的周圍形成保護圈。由此，可以進一步有效地防止N阱上形成的電路產生的噪聲經半導體襯底流入其它的元件中。
此外，上述保護圈最好在半導體襯底的表面之下比N阱更深的位置上形成。通過在深部位置形成保護圈，可以除去繞過該保護圈而進入低頻區域的1/f噪聲。
附圖的簡單說明
圖1是表示一實施形態的FM接收機的構成的圖。
圖2是表示使用CMOS工藝或MOS工藝制造的FET的噪聲特性的圖。
圖3是表示多級連接的放大元件的概略圖。
圖4是表示FET的柵極寬度W和柵極長度L的圖。
圖5是表示在N阱上形成構成元件時的概略結構的平面圖。
圖6是圖5所示的結構的截面圖。
發明的
具體實施例方式
下面，詳細說明適用本發明的一實施形態的接收機。
圖1是表示一實施形態的FM接收機的構成的圖。圖1所示的FM接收機的構成包括作為單芯片元件10形成的高頻放大電路11、混頻電路12、本機振蕩器13、中頻濾波器14、16、中頻放大電路15、限幅電路17、FM檢波電路18和立體聲解調電路19。
利用高頻放大電路11將由天線20接收的FM調制信號放大后，再與本機振蕩器13輸出的本振信號混頻，由此，進行高頻信號到中頻信號的變換。例如，設從高頻放大電路11輸出的調制信號的載波頻率為f1，本機振蕩器13輸出的本振信號的頻率為f2，則從混頻電路12輸出具有f1-f2的頻率的中頻信號。
中頻濾波器14、16設在中頻放大電路15的前一級和后一級，從輸入的中頻信號中只抽出規定頻帶的成分。中頻放大電路15放大通過中頻濾波器14、16的一部分中頻信號。
限幅電路17以很高的增益放大輸入的中頻信號。FM檢波電路18對從限幅電路17來的振幅一定的信號進行FM檢波處理。立體聲解調電路19對從FM檢波電路18輸出的FM檢波后的混頻信號進行立體聲解調處理，再生成L信號和R信號。
上述本實施形態的單芯片元件10使用CMOS工藝或MOS工藝在半導體襯底上一體形成。在該半導體襯底上，除了只形成圖1所示的構成單芯片元件10的各電路之外，還形成各種模擬電路和數字電路。因使用CMOS工藝或MOS工藝容易形成各種CMOS元件，故最好在同一塊半導體襯底上形成為了設定例如接收頻率而使本機振蕩器13的振蕩頻率可變的頻率合成器或顯示裝置及其控制電路等。
一般，與雙極性晶體管相比，利用CMOS工藝或MOS工藝形成的FET具有低頻噪聲、即1/f噪聲大的特征。因此，若使用CMOS工藝或MOS工藝在1個芯片上形成圖1所示的單芯片元件10，則作為包含在其中的放大元件的FET便成為1/f噪聲源。而且，若使用混頻電路12將頻率較高的調制信號變換成頻率較低的中頻信號，則該中頻信號中的1/f噪聲成分所占的比例高，會使SN比變差從而影響接收質量。
因此，在構成本實施形態的接收機的單芯片元件10中，使用p溝道FET作為至少包含在混頻電路12、中頻濾波器14、16、中頻放大電路15和本機振蕩器13中的放大元件。
圖2是表示使用CMOS工藝或MOS工藝制造的FET的噪聲特性的圖。橫軸和縱軸分別表示頻率和噪聲電平。此外，實線所示的特性和虛線所示的特性分別表示p溝道FET的噪聲特性和n溝道FET的噪聲特性。如圖2所示，p溝道FET與n溝道FET相比，低頻區域出現的1/f噪聲小。這是因為p溝道FET的移動度小的緣故。
因此，因通過使用p溝道FET作為放大元件而可以減小1/f噪聲本身，故可以減小1個芯片10中的低頻噪聲的發生，可以提高整個接收機的SN比并改善基準信號的品質。
此外，當考慮上述1個芯片10所包含的混頻電路12直到后級的中頻濾波器16(或限幅電路17)時，如果考察這些電路包含的放大倍數大于1的放大元件，則可以將多級放大元件等效地看作是多級連接的。
圖3是表示多級連接的放大元件的概略圖。如圖3所示，n級放大元件30-1、30-2、...30-n形成多級連接。如上所述，各放大元件30-1等由p溝道FET構成。
一般，MOS型FET產生的噪聲電壓Vn可表示為Vn＝√((8kT(1+η)/(3gm))+KF/(2fCoxWLK’))Δf)這里，k是玻爾茲曼常數，T是絕對溫度，gm是互導，Cox是中間夾有柵極氧化膜的柵極和溝道間的電容量，W是柵極寬度，L是柵極長度，f是頻率，Δf是頻率F的帶寬。KF是噪聲參數，其值為10-20～10-25左右。此外，η和K’是規定的參數。
在該式中，右邊的第2項表示1/f噪聲，與f的倒數成正比，即，頻率f越低1/f噪聲越大。
此外，由該式可知，1/f噪聲與FET的柵極寬度W的倒數或柵極長度L的倒數成正比。圖4是表示FET的柵極寬度W和柵極長度L的圖，是表示在半導體襯底的表面附近形成的FET整體的平面圖。
因此，可知通過將柵極寬度W或柵極長度L設定為較大的值也可以降低1/f噪聲。但是，對所有FET而言，若柵極寬度W和柵極長度L大，則各FET的視面積大引起芯片面積的增加，所以，最好只對1/f噪聲降低效果大的FET，才將柵極寬度W和柵極長度L設定為規定值。
特別，當考慮將由FET構成的放大元件30-1等變成多級連接時，因前級部分包含的放大元件產生的1/f噪聲被后一級的放大元件放大，故為了降低整體的低頻噪聲，最好降低前級部分包含的放大元件產生的噪聲。另一方面，因后級部分包含的放大元件產生的1/f噪聲被后一級放大元件放大的程度小，故對降低整體低頻噪聲的貢獻小。因此，通過將構成該后級部分包含的放大元件的FET的柵極長度L和寬度W設定為比前一級的FET的長度和寬度小的值，可以減小FET的占有面積，可以因芯片小型化而降低成本。
或者，當著眼于構成圖3所示的任意位置的放大元件的FET時，也可以將構成各放大元件的FET的柵極長度L和寬度W設定成使由該FET產生的噪聲成分比該FET的輸入信號包含的噪聲成分小。通過使構成任何一個放大元件的FET產生的噪聲成分都比該FET的輸入信號中的噪聲成分小，可以降低整體低頻噪聲。
再有，本發明不限于上述實施形態，在本發明要旨的范圍內可以進行種種變形實施。例如，在上述實施形態中，說明了FM接收機，但本發明也可以適用于AM接收機或數據終端裝置等各種接收機或發射機或者各種通訊機器。此外，為了進行正交調制，對于具有2個混頻電路、1個本機振蕩器和1個移相器的接收機等，本發明也可以適用。
此外，在上述實施形態中，特別提到了本振信號的頻率和調制信號的載波頻率之間的關系，但當它們的頻率差比調制信號的占有頻帶小時，因在混頻電路12輸出的中頻信號中將直流成分附近區域作為信號頻帶使用，故1/f噪聲的影響最大。因此，通過將本發明用于這樣設定了的接收機，可以使噪聲減小的效果最大。
此外，在上述實施形態中，當在半導體襯底上一體形成至少包括混頻電路12、中頻放大電路15、中頻濾波器14、16和本機振蕩器13的構成元件時，通過在N阱上形成這些構成元件，可以防止噪聲繞過半導體襯底從這些構成元件進入其它電路。
圖5是表示在N阱上形成構成元件時的概略結構的平面圖。圖6是圖5所示的結構的截面圖。在圖5所示的結構中，當包含在至少包括混頻電路12、中頻放大電路15、中頻濾波器14、16和本機振蕩器13的構成元件40中的多級連接的放大元件使用p溝道型FET構成時，該構成元件40在N阱上形成。
因在N阱52和P型半導體襯底50之間形成PN界面，故當N阱52的電位比不對頭襯底50高時，從N阱52向半導體襯底50流過的電流被該PN界面截斷。因此，可以防止在N阱52上形成的構成元件40中產生的噪聲通過半導體襯底50流入其它電路。
此外，如圖6所示，在半導體50的表面附近的包圍N阱的周圍區域形成保護圈54。該保護圈54是將P型半導體襯底50的一部分在N阱區域形成而得到的。因由保護圈54和半導體襯底50形成PNP層，故可以有效防止在N阱52上形成的構成元件40中產生的噪聲通過半導體襯底50的表面附近流入其它電路。
特別提一下，該保護圈54的形成最好使其從半導體襯底50到達深層區域，例如，到達比N阱52更深的地方。由此，當在N阱52上形成的構成元件40中產生的噪聲繞過保護圈54的下側(半導體襯底50的內部)流入其它電路時，可以防止更低頻成分的噪聲進入。
如上所述，若按照本發明，因為通過使用移動度小的p溝道型FET作為放大元件可以減小本身的1/f噪聲，所以，即使在利用CMOS工藝或MOS工藝在半導體襯底上至少一體形成混頻電路、中頻放大電路、中頻濾波器和本機振蕩器的情況下，也可以降低由它們產生的低頻噪聲。
權利要求
1.一種接收機，其特征在于具有高頻放大電路、本機振蕩器、混頻電路、中頻放大電路和中頻濾波器，高頻放大電路放大經天線接受的調制信號，本機振蕩器產生規定的本振信號，混頻電路使上述高頻放大電路放大的調制信號和上述本機振蕩器輸出的本振信號混頻后輸出，中頻放大電路放大上述混頻電路輸出的中頻信號，中頻濾波器有選擇地輸出上述中頻信號。在使用CMOS工藝或MOS工藝在半導體襯底上至少一體形成上述混頻電路、上述中頻放大電路、上述中頻濾波器和上述本機振蕩器的同時，使用p溝道FET形成它們所包含的放大元件。
2.權利要求1記載的接收機，其特征在于上述中頻濾波器將上述調制信號和上述本振信號的差頻信號作為上述中頻信號抽出。
3.權利要求1記載的接收機，其特征在于上述本振信號的頻率和上述調制信號的載波頻率的差比上述調制信號的占有頻帶小。
4.權利要求1記載的接收機，其特征在于上述混頻電路、上述中頻放大器和上述中頻濾波器級聯連接，當設計作為它們所包含的上述放大元件的多級連接的上述FET時，將前一級的上述FET的柵極長度L和寬度W設定為比后一級的上述FET的柵極長度L和寬度W大的值。
5.權利要求1記載的接收機，其特征在于當使上述混頻電路、上述中頻放大器和上述中頻濾波器級聯連接，并著眼于作為它們之中的上述放大元件的多級連接的任意位置的上述FET時，將上述各FET的柵極長度L和寬度W設定成使該FET產生的噪聲成分比輸入信號包含的噪聲成分小。
6.權利要求1記載的接收機，其特征在于在上述半導體襯底上形成N阱，再在該N阱上形成至少包含上述混頻電路、上述中頻放大電路、上述中頻濾波器和上述本機振蕩器的構成元件。
7.權利要求6記載的接收機，其特征在于在上述半導體襯底上，在構成元件的周圍形成保護圈。
8.權利要求7記載的接收機，其特征在于上述保護圈在上述半導體襯底的表面之下比上述N阱深的位置上形成。
全文摘要
本發明的目的在于提供一種接收機，當使用CMOS工藝或MOS工藝在半導體襯底上一體形成時，可以降低所產生的低頻噪聲。構成FM接收機的高頻放大電路(11)、混頻電路(12)、本機振蕩器(13)、中頻濾波器(14、16)、中頻放大器(15)、限幅電路(17)、FM檢波電路(18)和立體聲解調電路(19)作為單芯片元件(10)形成。該單芯片元件(10)使用CMOS工藝或MOS工藝在半導體襯底上形成，使用p溝道FET形成混頻電路(12)、中頻濾波器(14、16)、中頻放大器(15)和本機振蕩器(13)所包含的放大元件。
文檔編號H04B1/28GK1650531SQ0281322
公開日2005年8月3日 申請日期2002年6月24日 優先權日2001年6月29日
發明者宮城弘 申請人:新瀉精密株式會社