專利名稱：用于快速的i的制作方法
技術領域：
本發明涉及I2C總線/協議及采用I2C總線/協議的集成電路，且更具體而言，涉及使用I2C總線/協議的輔助電路及與其有關的集成電路。
集成電路(“IC”)被廣泛地使用在當今的電子設備中。IC被典型地設計成執行特定的功能，并且同樣地，許多不同的IC通常是現代電子設備進行操作所必需的。現代電子設備的IC必須能夠彼此相互合作，以便彼此之間有序地進行通信(接收和/或傳輸數據/信息)。
在IC環境中的合作和通信包括一個IC典型地響應于來自另一IC的查詢信號向其它IC發送數據/信息以及/或從其它IC接收數據/信息的能力。典型地這是通過提供IC之間的通信鏈路或信道而實現。高效地提供通信鏈路的一個方法是通過總線結構將IC連接到一起。總線結構基本上是在電子設備中用于多個IC的公用通信信道。
一個眾所周知的總線系統/結構是內部集成電路總線或I2C總線(可交換地為I2C總線)。I2C總線系統在允許多個IC通過一個公用的構建總線被彼此連接且彼此相互通信的I2C協議上操作。I2C總線系統是由Phillips Semiconductor開發的，以在電視環境內提供將中央處理單元(CPU)與有關的外圍IC相連接(即提供其之間的通信)的方法。I2C總線系統已經被廣泛地使用在消費者電子設備上。由此，各種IC被加以設計且包括用于在I2C環境中操作的必要元件。
更具體而言，I2C總線系統是一個串行總線系統。在實施I2C總線時，每個IC(即設備、驅動器、存儲器或復雜功能IC/芯片)等被賦予一個唯一的地址。然后通過使用第二IC的地址，在I2C系統中的特定IC可以向所述第二IC發送且/或從所述第二IC接收數據。在維持I2C的完整性方面，當新IC被開發時，設計者必須從I2C授權/發行實體(即Phillips Semiconductor)申請且獲取唯一的IC地址。這允許隨著更多種類可賦址的設備/IC被唯一性地加以注冊，I2C系統在發展。然后唯一的IC地址被內部硬連線到IC。Phillips Semiconductor將這些地址保留在一注冊處等，以確保所賦予地址的完整性。
然而，I2C系統基本上被限制成根據一組協議在一設定時鐘速度下傳送數據。I2C系統的主控制器IC設定傳送速率或速度(即時鐘率或總線速度)。因而被連接到特定I2C總線上的所有IC必須在同一速度或數據傳送速率下通信。然而，理想地是允許一些IC在某些條件下在不同時鐘速度下通信。
例如，用于某些用戶電子裝置應用的一些IC可具有在一已知數據傳送速率下從存儲器裝載數據的加電I2C例行程序，所述給定數據傳送速率可能不同于在I2C系統的正常條件下由主微處理器(main micro)所設定的I2C總線速率。例如，在某些由Thomson ConsumerElectronics，Inc.of Indianapolis，Indiana所制造的視頻顯示系統的硅顯示器上的液晶使用由Three-Five Systems，Inc，of Tempe，Arizona所制造的IC。Three-Five System的IC具有硬編碼的加電I2C例行程序，所述程序在400KHz總線速度下從64K EEPROM(存儲器)裝載Three-Five Systems的Application Specific IntegratedCircuits(“ASIC”“應用專用集成電路”)。在已知I2C總線分支上具有包括Three-Five System IC的多個IC時，則不存在允許由加電I2C例行程序所要求的快速上升時間的合適上拉，并且在I2C總線上具有串聯電阻時，也不允許所有的I2C設備將控制線有效地拉到低狀態。鑒于如上所述，理想地是提供一個總線布置，其允許在I2C系統內I2C系統中的特定IC在不同于其它IC的通信速度的速度下進行通信。
本發明是一種用于隔離數字總線系統中所選擇的集成電路的系統、方法和裝置。具體而言，本發明是一種用于選擇性地將放置在I2C總線系統各種部分上的一個或多個集成電路隔離一個預定的時間周期的系統、方法和裝置。更具體而言，本發明是一種用于選擇性地隔離I2C總線系統的多個集成電路，以允許被隔離的集成電路在不同于I2C總線系統數據傳送速率的數據傳送速率下進行通信。一旦被隔離，則所選擇的多個集成電路可獨立于I2C總線系統集成電路的剩余部分而彼此通信。
在一種形式下，本發明是一種用于選擇性地隔離I2C總線系統的一部分的裝置。所述系統包括主I2C總線部分、與所述主I2C總線部分通信的主控制器IC、輔助I2C總線部分、以及被插入在主I2C總線部分與輔助I2C總線部分之間且與主控制IC相通信的開關。所述開關在主控制器IC的控制下可操作，以將輔助I2C總線部分與主I2C總線部分隔離。所述開關還提供對輔助I2C總線部分的上拉電流的控制。
在另一種形式下，本發明是一種用于選擇性地隔離I2C總線系統的一部分的方法。所述方法包括下述步驟(a)向插入在具有主數據行和主時鐘線的主I2C總線部分與具有輔助數據行和輔助時鐘線的輔助I2C總線部分之間的開關提供控制信號，所述開關具有其中輔助數據行與主數據行通信、且輔助時鐘行與主時鐘行通信的第一操作模式，以及其中輔助數據行與主數據行被隔離、且輔助時鐘行與主時鐘行被隔離的第二操作模式；以及(b)利用控制信號以使開關或者在所述第一操作模式下或在所述第二操作模式下操作。
在另一種形式下，本發明是一個電視信號接收器。所述電視信號接收器包括主I2C總線部分、與主I2C總線部分通信的主控制器IC、與主I2C總線部分通信的第一多個I2C兼容的IC、輔助I2C總線部分、與輔助I2C總線部分通信的第二多個I2C兼容的IC、以及被插入在主I2C總線部分和輔助I2C總線部分之間且與主控制器IC通信的開關。所述開關處在主控制器IC的控制下，以選擇性地將輔助I2C總線部分以及由此第二多個I2C兼容的IC與主I2C總線部分隔離一個預定的時間周期。
本發明允許對特定的或所選擇的I2C部分或設備的隔離，而與此同時提供低阻抗上拉(電阻)。反過來，較高的電流上拉(電阻)允許被隔離的IC在較高速度下操作。當被隔離的IC被返回到主I2C總線上時，電阻處在輔助電路之外。在被隔離的IC正在讀取數據期間，I2C系統的主微處理器(main micro)可以在I2C總線上配置其它的I2C，因此節省了啟動時間。
通過結合所附的附圖，參考對本發明的所有示范實施例的下述說明，這個發明的上述提到的以及其它特點和優點將變得更加顯然，且本發明將得到更好的理解，其中

圖1是包括通過I2C總線/協議彼此相互通信的多個IC的示范系統示意圖；圖2是適合于實施本發明的裝置的方框圖表示；圖3是根據本發明原理的示范電路；圖4是圖3中電路的各種信號的時序圖；以及圖5是由本發明示范系統所執行的步驟的流程圖。
在貫穿幾個圖中，對應的參考字符表示對應的部件。
現在參考圖1，其中描述了通常被指定為10的系統，其表示其中多個IC通過總線結構被連接到一起且彼此相互通信的系統。
特別地，系統10是一個I2C總線/協議系統。I2C系統10包括被連接到I2C總線(通常被指定為18)且與其通信的控制器IC 12。控制器IC 12可被稱為主IC、主微處理器(main micro)等，且可操作來啟動總線18上的數據傳送。控制器IC 12可以是微處理器、CPU等。I2C系統10進一步包括通常被指定為20的多個從屬IC(具有各種下標)，所述從屬IC通過I2C總線18被連接到各種其它IC且與其通信。
I2C總線18包括串行時鐘線(SCL)14和串行數據線(SDA)16。SCL線14被耦合到主控制器IC 12的I/O管腳上并被耦合到每個從屬IC 20的I/O管腳上，用于向每個從屬IC 20供應串行時鐘信號。SDA線16被耦合到主控制器IC 12的另一I/O管腳且被耦合到每個從屬IC20的另一I/O管腳，用于數據傳送和一般通信。IC之間的數據傳送在某一預定數據速率(50KHz)下被完成。
雖然SCL線14是一個雙向線，但是主控制器IC 12控制/產生系統時鐘，因而SCL線14具有單向箭頭，以指定在時鐘信號線上數據流的性質。SDA線16也是雙向線，因而具有雙向箭頭以指定串行數據行上數據流的性質。每個從屬IC 20工作上接收來自主控制器IC 12協議命令，并且適當地作出反響應。
為了使多個從屬IC 20之間相互通信，每個從屬IC 20被分配一個唯一的地址。所述唯一的地址被硬接線到相應的從屬IC 20內，典型地在I2C總線接口部之內。每個從屬IC 20的內部地址因而得到固定。一些從屬IC 20僅具有一個固定地址，而一些從屬IC 20可具有不只一個固定地址，典型地至少部分地是由于具有多個內部I2C總線接口部分，其每一個具有從前所分配的I2C地址。
同樣，每個從屬IC 20在設定的I2C數據速率(典型地為50KHz)下與主控制器IC 12通信。主控制器IC 12和從屬IC 20也典型地具有遵守標準I2C協議的啟動例行程序。
總而言之，I2C系統是一個允許任何兩個IC在任何時間里通過總線18彼此之間進行通信的兩線、雙向總線系統。主控制器IC 12工作在“主(master)”操作模式下、啟動在總線18上的數據傳送且產生允許數據傳送的時鐘信號。當從屬IC 20被主控制器IC 12操作開啟且進行通信，借此一特定的從屬IC 20被指令來或者發送或者接收數據時，從屬IC 20工作在“從屬”操作模式下。SCL線14在I2C總線18上從主控制器IC 12向從屬IC 20傳播時鐘信號。當在總線18上傳送數據時，每個主控制器IC 12(因為可能有不只一個主控制器IC)產生其自己的時鐘信號。I2C總線18的第二雙向線，即串行數據線(SDA)16，通過使用8位串行事務處理傳送數據。典型地使用第9位作為確認位。
當SCL線14與SDA線16均保持“HIGH”或邏輯“1”時，在兩個IC之間沒有數據可被傳送。當SCL線14是HIGH時，在SDA線16上HIGH到LOW(邏輯“0”)的過渡表示數據位交換的START條件。相反地，當SCL線14是HIGH時，在SDA線16上LOW到HIGH的過渡限定了STOP條件。主控制器IC 12為在SDA線16上被傳送的每個數據位產生一個時鐘脈沖，且僅當SCL線14上的時鐘信號處于LOW狀態時SDA線16的HIGH或LOW狀態才可以改變。
應該理解為圖1的系統10僅是其中本發明可被利用的環境/應用的示范。優選地，本發明可應用于且使用在采用I2C協議/總線結構/系統的任何IC系統。然而，本發明可被使用在其它類似的協議/總線結構/系統中。其中本發明被采用的IC系統和IC類型可采取許多形式并/或執行許多功能。圖1中的示范系統10可有利地成為電視信號處理設備的操作電路的一部分。
參考圖2，其中描述了表示其中I2C系統10和本發明可被使用的示范設備的方框圖。圖2示出大體上被指定為30的消費者電子設備，其可能是電視信號接收器/處理器、置頂盒、衛星接收器、或采用數字總線協議系統如上述說明的I2C系統的任何類型消費者電子設備。
消費者電子設備30包括如上參考圖1總體上被加以說明的I2C元件及主I2C總線(通常被指定為32)。根據本發明的一個方面，消費者電子設備30包括在通常被指定為34的輔助電路或電路/邏輯電路內的輔助IC。輔助IC 34優選地為I2C可兼容。輔助IC 34通過開關、開關電路/邏輯電路等36(總起來為開關36)被連接到主I2C總線和I2C元件32上并與其通信。開關36可操作選擇性地以其中的一個模式將輔助IC與主I2C系統相連接，并且用來選擇性地以另一模式將輔助IC與主I2C系統隔離。
更具體而言，輔助IC 34可操作以通過大于主I2C總線和I2C元件(即在高的數據傳送速率下)的數據傳送速率(即總線速率)進行通信。同樣，當輔助IC 34有必要利用高的數據傳送速率而不是主I2C系統的數據速率進行通信或執行一操作或功能時，或者當一個輔助IC或多個輔助IC在輔助系統34的電路/邏輯電路內進行通信或執行一操作或功能時，開關36可操作以將輔助IC與主I2C總線/系統32隔離或斷開。
根據本發明，設備30在多個模式之一下操作。在第一狀態或模式期間，開關36允許輔助IC 34與主I2C總線隔離。所述隔離允許輔助IC彼此之間及在任何與輔助電路/邏輯電路34有關的其它設備之間進行通信。在第二狀態或模式期間，開關36在工作上將輔助IC/電路34與主I2C總線/系統32相連接，以使輔助IC被連接到通過正常I2C協議被連接到主I2C總線上的IC且與其通信。
參考圖3，其中描述了用于實施本發明原理的系統的示范實施例。系統40優選地處在如圖2中消費者電子設備30的消費者電子設備內。系統40包括主I2C總線/系統32、切換電路/邏輯電路36和輔助IC/電路/邏輯電路34。
主I2C總線/系統包括被耦合到時鐘線和數據線上的主微處理器42。在主I2C總線/系統32內的是被連接到時鐘線和數據線的其它IC44、同樣被連接到時鐘線和數據線上的其它I2C總線/分支等46、以及同樣被連接到時鐘線和數據線上通常被指定為48的其它I2C設備。
系統40是這樣的，主I2C系統32的IC和其它元件根據標準I2C協議操作且/或起作用。系統40還包括通常被指定為34的輔助IC/電路，其被示出具有三個輔助IC，即輔助IC 52(MDD Lite Red)、輔助IC 54(MDD Lite Green)及輔助IC 56(MDD Lite Blue)。輔助IC 52、54和56提供驅動信號以在LCOS顯示器上產生視頻圖像。在這一點上，輔助IC 52、54和56包括用于為成像器設備的每個象素產生正確光輸出的查詢表。每個LCOS設備可包括成像器設備中的變化，所述成像器設備要求在有關的EEPROM內的每個查詢表包括略微不同的值。所必需的值可基于例如色溫、成像器容許偏差、光學容許偏差等被加以確定，并且在每個LCOS設備的制造期間可能必須被加以確定。然后所確定的值被裝載到EEPROM上，且隨后在啟動期間被從EEPROM裝載到一個相應的輔助IC上。
輔助系統34還包含在此被描述成64K EEPROM的存儲器58。通過具有被耦合到每個輔助IC和存儲器上的時鐘線和數據線，輔助系統34是I2C兼容的。存儲器58包含上面所說明的預裝載的指令/數據，所述預裝載的指令/數據在超出正常I2C數據傳送速率或速度的數據傳送速率下即將被裝載到輔助IC 52、54和56。所述數據傳送必須在主I2C系統32上的IC之間出現操作之前完成。
系統40還包括開關、切換電路/邏輯電路36，其(36)包括可是CD-4053 CMOS開關的開關50，從主IC 42到開關50的控制線、以及一對電阻(在此1KΩ電阻)。所述1KΩ電阻(上拉)增加電路中的電流以加速從低到高狀態的過渡，在高傳送速率模式下這對于輔助IC的適當功能是必要的。
開關50在主微處理器42的控制下(通過控制線)可操作，以通過把輔助系統34的時鐘線和數據線耦合到單獨的電阻/上拉上(在第一或啟動位置或模式下，通過內部開關將輔助電路34的時鐘和數據線耦合到“0”位置)將輔助IC 52、54、56與存儲器58隔離。開關50在主微處理器42的控制下可操作將輔助電路34“解除隔離”，或將輔助電路34的時鐘線連接到主I2C電路32的時鐘線、以及將輔助電路34的數據線連接到主I2C電路32的數據線(在第二或操作位置或模式下，通過內部開關將輔助電路34的時鐘和數據線耦合到“1”位置)。在被解除隔離的模式下，時鐘和數據線通過相應的電阻(每個為10KΩ)被耦合到電壓源(被示為+3.3伏特)。
在啟動或加電期間，主微處理器42向開關50發送控制信號(邏輯“0”)，使在低到高的過渡期間輔助電路34的時鐘和數據線通過相應的1KΩ電阻被上拉到電壓源(+3.3伏特)。所述1KΩ電阻或上拉電阻幫助提供足夠的電流以支持輔助電路34較快速的數據傳送速率。此時，輔助IC 52、54和56可以在高的數據傳送速率如400kHz下從存儲器58順序地裝載數據。在本LCOS系統中，輔助IC 52、54和56中的每一個以順序方式從EEPROM 58裝載數據。即，當從主微處理器42接收到復位信號時，輔助IC的一個被指定IC開始在所要求的速率即400kHz下從EEPROM 48傳送數據。在這個周期期間，被指定的輔助IC充當主IC且產生必要的時鐘信號。在預定時間周期之后，當到被指定輔助IC的數據傳送完成時，輔助IC的下一個開始從EEPROM48傳送數據。輔助IC傳送數據的次序被硬連線到IC內。在任何情況下，輔助IC在一段持續時間起到主IC的作用，所述持續時間足夠用來從EEPROM 48傳送全部所要求的數據。一旦數據傳送的足夠時間已經期滿，則開關50接收目前將輔助電路34的時鐘和數據線與主I2C電路32耦合的控制信號(邏輯“1”)。
圖4描述圖3中I2C系統40的各種信號和其時序關系。特別地，其中描述了I2C系統40的功率信號60、輔助IC(52、54、56)的復位信號62、開關50的控制信號64(來自主微處理器/IC 42)、輔助I2C總線信號66和主微處理器信號68。復位信號62也被標注有與利用來自Three-Five Systems，Inc.的MDD IC的圖3中示范實施例相關的MDD復位。
在時間上的一點，功率信號60從低(邏輯“0”)或OFF狀態過渡到高(邏輯“1”)或ON狀態(被指定為70)。在功率ON命令之后，在復位線上來自主微處理器的復位信號62在點72從低狀態進入到高狀態。在控制線上來自主微處理器42的控制信號64保持在低狀態。這用信號表示出輔助IC在400kHz下傳送數據的適當操作條件，見在點78的輔助總線信號，因此，在此時輔助IC 52、54和56可與存儲器在較快速度下通信。
在這個時間期間，主總線信號68可以在較慢I2C速率下配置(信號部分82)在主I2C總線上剩余的IC。在500毫秒等待周期之后，主開關50將輔助IC 52、54和56連接到主I2C總線且允許主微處理器與連接到總線上的全部IC通信。圖4中各種信號的時序關系示出各種信號被總線隔離的部分，以及各種信號的總線公用部分。被總線隔離的部分對應于這一時間周期，在此時間周期內輔助電路34被與主I2C電路32隔離，并且數據傳送在較高速率下發生于輔助IC之間。總線公用部分對應于這樣的時間周期，在此周期內輔助電路34被與主I2C總線解除隔離。
現在參考圖5，其中描述了通常被指定為90的本發明示范操作方式的流程圖。在步驟92中，產生加電或上電信號60且其被施加到I2C系統40(圖4中信號60的點70)。隨后不久，在步驟94中，所選擇的IC被與主I2C總線隔離。在這種情況下，所述隔離受被耦合在主及輔助I2C總線系統之間開關的操作的影響。在隔離之后，主微處理器42在被耦合到輔助IC 52、54、56的復位線上提供LOW到HIGH的復位信號62。在復位信號62的從LOW到HIGH的過渡72處，輔助IC與存儲器58且/或彼此通信(見圖4中的輔助/被隔離I2C總線信號66的信號部分78)。因此，在步驟96中，作為所需，被隔離的IC以上面所說明的順序方式被配置在所要求的速度下。在同一時刻，主微處理器42保持控制信號64為LOW，這致使開關50通過1KΩ上拉電阻將輔助/被隔離I2C總線的時鐘和數據線連接到電壓上。再次，所述1KΩ上拉電阻向輔助電路34提供必要的電流，以支持輔助電路34較快的數據傳送速率。
在步驟98中，主I2C總線IC和有關的12C元件被同時配置成由微I2C信號68部分82來表示。在其中輔助IC具有完成其通信/配置的時間的預定時間周期(在此為500msec)之后，控制信號64在其點76上從LOW到達HIGH，以為了在步驟100中將所選擇的IC解除隔離。因而開關50將輔助I2C電路/總線/部分34的時鐘和數據線耦合到主I2C總線的時鐘和數據線。在此點上，電路從其中輔助電路34被隔離的“總線被隔離”模式過渡到其中輔助電路34為主I2C總線部分32的一部分的“總線公用”模式。因此，輔助I2C總線信號66和主I2C總線信號68均分別示出在50kHz信號部分80和84的通信。
雖然這個發明已經被說明成具有所優選的設計，但是本發明可以在這個公開內容的本質和范圍內被進一步修改。因此這個申請旨在覆蓋利用本發明基本原理對本發明的任何變化、使用及適配。此外，這個申請旨在覆蓋這樣的在本技術領域中在公知或習慣慣例內而產生的與本發明公開內容的偏差，這種偏差是本發明所包含的且其屬于所附權利要求的界限之內。
權利要求
1.一種視頻信號處理裝置，包括具有主I2C總線部分(32)的I2C總線，被耦合到所述主I2C總線部分的控制器IC(42)；以及輔助I2C總線部分(34)；被插到所述主I2C總線部分和所述輔助I2C總線部分之間且與所述控制器IC通信的開關(50)，所述開關在所述主IC的控制下可操作以選擇性地將所述輔助I2C總線部分與所述主I2C總線部分隔離。
2.根據權利要求1的裝置，其中所述開關在所述控制器IC的控制下可操作，以在啟動條件期間將所述輔助I2C總線部分與所述主I2C總線部分隔離一個預定的時間周期。
3.根據權利要求2的裝置，進一步包括被耦合到所述輔助I2C總線部分的多個IC(52、54、56)，以及其中所述多個IC可操作，以當所述輔助I2C總線部分被與所述主I2C總線部分隔離時，在大于所述主I2C總線部分數據傳送速率的數據傳送速率下彼此相互通信。
4.根據權利要求1的裝置，其中所述開關包括集成電路開關。
5.根據權利要求1的裝置，其中由所述開關對所述輔助I2C總線部分的隔離包括所述開關的第一模式(94)；以及所述開關具有在所述主IC控制下的第二模式(100)，其中所述輔助I2C總線部分可操作性地耦合到所述主I2C總線部分。
6.根據權利要求1的裝置，進一步包括一對被耦合到所述開關上的上拉電阻(1K)；以及其中當所述開關(50)選擇性地將所述輔助I2C總線與所述主I2C總線部分隔離時，所述上拉電阻為所述輔助I2C總線部分提供增加的電流。
7.一種電視信號接收器(30)，包括主I2C總線(32)；與所述主I2C總線通信的控制器IC(42)；可操作性地耦合到所述主I2C總線上的第一多個I2C兼容的IC(44、46)；輔助I2C總線(34)；以及可操作性地耦合到所述輔助I2C總線上的第二多個I2C兼容的IC(52、54、56)，被插在所述主I2C總線和所述輔助I2C總線之間且與所述控制器IC通信的開關(50)，所述開關在所述控制器IC的控制下，以在第二多個I2C兼容的IC的啟動條件期間，選擇性地將所述輔助I2C總線以及因而所述第二多個I2C兼容的IC與所述主I2C總線隔離一個預定的時間周期。
8.根據權利要求7的電視信號接收器，其中所述主I2C總線、所述控制器IC及所述第一多個I2C兼容的IC可操作以在第一數據傳送速率下通信；以及所述第二多個I2C兼容的IC可操作以當與所述主I2C總線隔離時在第二數據傳送速率下通信，以及當為所述主I2C總線的一部分時用來在所述第一數據傳送速率下通信。
9.根據權利要求8的電視信號接收器，其中所述第二數據傳送速率大于所述第一數據傳送速率。
10.根據權利要求7的電視信號接收器，其中所述開關包括集成電路開關。
11.根據權利要求7的電視信號接收器，其中由所述開關對所述輔助I2C總線的隔離包括所述開關的第一模式(94)；以及所述開關具有在所述主IC控制下的第二模式(100)，其中所述輔助I2C總線是所述主I2C總線的一部分。
12.根據權利要求7的電視信號接收器，進一步包括一對上拉電阻(1K)；以及其中當所述開關選擇性地將所述輔助I2C總線與所述主I2C總線隔離時，所述上拉電阻為所述輔助I2C總線提供增加的電流。
13.一種用于選擇性地隔離I2C總線系統的一部分的方法包括下述步驟向插在具有主數據線和主時鐘線的主I2C總線部分以及具有輔助數據線和輔助時鐘線的輔助I2C總線部分之間的開關提供控制信號，所述開關具有其中輔助數據線與主數據線通信、且輔助時鐘線與主時鐘線通信的第一操作模式(100)，以及其中輔助數據線被與主數據線隔離、且輔助時鐘線被與主時鐘線隔離的第二操作模式(94)；以及利用所述控制信號來導致開關或者在所述第一操作模式操作或者在所述第二操作模式操作。
14.根據權利要求13的方法，進一步包括下述步驟當開關在第一操作模式下操作時，將開關維持在第一操作模式下一個預定時間周期；以及在所述預定時間周期期滿后，使開關在第二操作模式下操作。
15.根據權利要求13的方法，其中提供控制信號的所述步驟包括下述步驟使主IC與主I2C總線部分通信以產生控制信號。
16.根據權利要求15的方法，其中主IC在主I2C總線部分加電時產生控制信號。
17.根據權利要求15的方法，進一步包括下述步驟當開關處在第一操作模式下時，允許輔助I2C總線部分的多個I2C兼容的IC在第一數據傳送速率下彼此通信(96)，且當開關處在第二操作模式下時，允許其在第二數據傳送速率下通信。
18.根據權利要求17的方法，其中所述第一數據傳送速率大于所述第二數據傳送速率。
19.根據權利要求13的方法，進一步包括下述步驟在所述第二操作模式期間向輔助I2C總線部分增加電流。
20.根據權利要求19的方法，其中在所述第二操作模式期間向輔助I2C總線部分增加電流的所述步驟包括為輔助數據線和輔助時鐘線提供適當的歐姆電阻。
全文摘要
提供用于在I
文檔編號H04N5/63GK1561494SQ01820958
公開日2005年1月5日 申請日期2001年12月11日 優先權日2000年12月20日
發明者J·B·倫達羅 申請人:湯姆森許可公司