一種基于憶阻器的模數轉換電路的制作方法
【專利摘要】本實用新型涉及一種基于憶阻器的模數轉換電路，利用憶阻器隨電流規律變化的特點，采用電壓脈沖Vp產生穩定電流改變憶阻器阻值，電流源讀出每次脈沖后憶阻器阻值的變化量；同時，結合比較器讀出每個輸出模擬信號需要的電壓脈沖次數，對電壓脈沖次數進行編碼，輸出數字信號。本實用新型可根據需求調節電壓脈沖Vp的幅度、周期、占空比，可改變模擬信號進行數字編碼的區間寬度，實現大范圍模擬信號到數字信號的轉換。
【專利說明】
一種基于憶阻器的模數轉換電路
技術領域
[0001] 本實用新型涉及一種基于憶阻器的模數轉換電路。
【背景技術】
[0002] 模數轉換器(Analog-to-Digital Converter)是將模擬輸入量按照一定規則轉換 為與之對應的數字編碼的接口電路，是電子世界里連接模擬信號與數字信號的橋梁。傳統 的ADC主要是在CMOS工藝下使用大量的M0SFET搭建復雜的電路系統，使模擬信號依次經過 采樣、保持、量化、編碼等步驟，轉變成數字信號。目前，傳統CMOS工藝的ADC技術經過工程師 們不斷優化，已經逐漸走向成熟，但這仍然滿足不了人們對ADC高精度、低功耗等高性能的 需求。隨著新型微電子器件的出現，利用新器件與傳統M0S器件結合研發高性能ADC成為目 前微電子技術發展的一個重要研究方向。
【發明內容】
[0003] 本實用新型的目的在于提供一種基于憶阻器的模數轉換電路，將憶阻器與傳統電 路混合，具有操作簡單、低功耗、芯片面積小等優點。
[0004] 為實現上述目的本實用新型采用以下技術方案實現:一種基于憶阻器的模數轉換 電路，其特征在于:包括輸入脈沖Vp，所述輸入脈沖Vp分別與匪0S管Ml的柵極、匪0S管Ml的 漏極及反相器N1的輸入端連接，所述反相器N1的輸出端與控制開關S1的控制端連接;所述 匪0S管Ml的源極分別與憶阻器U1的正端、所述控制開關S1的一端連接并作為參考電壓 Vref，所述憶阻器U1的負端接地，所述控制開關S1的另一端與電流源Iread連接;還包括比 較器，所述比較器的正向輸入端與模擬信號Vin連接，所述比較器的反向輸入端與所述參考 電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入端連接，所述或邏輯門的第二 輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計數模塊的輸入端連接，所述計 數模塊的輸出端作為數字信號輸出。
[0005] 進一步的，所述反相器N1包括PM0S管M2與NM0S管M3,所述PM0S管M2的柵極與匪0S 管M3的柵極連接并作為所述反相器N1的輸入端，所述PM0S管M2的源極與高電平Vdd連接，所 述PM0S管M2的漏極與所述匪0S管M3的漏極連接并作為所述反相器N1的輸出端，所述NM0S管 M3的源極接地。
[0006] 本實用新型與現有技術相比具有以下有益效果:本實用新型將憶阻器與傳統電路 相結合，憶阻器相比于傳統CMOS器件具有面積小、低功耗等優良性能;本實用新型利用憶阻 器阻值可變性質，搭建新的ADC系統，可根據需求調節Vp脈沖幅度、周期、占空比、改變編碼 區間個數，調節精度，具有操作簡單、低功耗、芯片面積小等優點，可應用于編碼區間可調、 小信號ADC系統中。
【附圖說明】
[0007] 圖1是本實用新型參考電壓獲取部分電路圖。
[0008] 圖2是本實用新型反相器電路圖。
[0009] 圖3是本實用新型數字信號輸出部分電路圖。
[0010] 圖4是本實用新型一仿真實例中憶阻器阻值隨電壓脈沖Vp變化曲線圖。
[0011] 圖5是參考電壓Vref隨Vp脈沖個數變化關系圖。
【具體實施方式】
[0012] 下面結合附圖及實施例對本實用新型做進一步說明。
[0013] 憶阻器某時刻的電阻與之前流過的電流有關，內部結構表現為摻雜區與非摻雜區 的比例決定當前的阻值，具體的阻值計算公式如下：
[0014] x(t)=/ki(t)f(x)dt
[0015]
[0016] ............(1-χ)
[0017] 其中：i (t)為t時刻流過憶阻器的電流；f (X)為窗函數;uv為摻雜物即憶阻器中 Ti02-n的迀移率;UPRoff分別為憶阻器在開啟狀態即氧化物全為Ti02- n和關斷狀態即氧化 物全為Ti02時的電阻;D為氧化物的總厚度;x(t)為t時刻憶阻器中摻雜區與非摻雜區邊界 的位置。
[0018] 憶阻器的記憶性通過Ti〇2與Ti〇2-n之間的轉換體現出來。在當電流正向流過憶阻 器時，氧原子在電壓作用下由Ti〇 2-n層漂移至Ti〇2層，使得一定厚度的Ti〇2變化為Ti〇 2-n。在 這樣的變化下，憶阻器的導電性不斷增強，電阻隨之減小。而當憶阻器兩端加上一負方向電 壓時，氧原子在電壓作用下由Ti〇 2漂移至Ti〇2-n，一定厚度的Ti〇2-n變化為Ti〇 2,憶阻器的導 電性不斷減弱，電阻也隨之增大。
[0019] 請參照圖1和圖3,本發明提供一種基于憶阻器的模數轉換電路，包括參考電壓 Vref的獲取部分與數字信號輸出部分;所述數字信號獲取部分將輸入脈沖Vp分別與NM0S管 Ml的柵極、匪0S管Ml的漏極及反相器N1的輸入端連接，所述反相器N1的輸出端與控制開關 S1的控制端連接，用于控制所述控制開關S1的開啟與關斷;所述NM0S管Ml的源極分別與憶 阻器U1的正端、所述控制開關S1的一端連接并輸出參考電壓Vref，所述控制開關S1的另一 端與電流源Iread連接；
[0020] 所述數字信號輸出部分將比較器的正向輸入端與模擬信號Vin連接，所述比較器 的反向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入端連 接，所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計數模 塊的輸入端連接，所述計數模塊的輸出端輸出數字信號。
[0021] 進一步的，當所述反相器N1的輸出端為低電平時，關斷所述控制開關S1，不讀取所 述參考電壓Vref;當所述反相器N1的輸出端為高電平時，開啟所述控制開關S1，讀取所述參 考電壓Vref。
[0022] 進一步的，所述參考電壓Vref大于所述模擬信號Vin時，所述比較器的輸出端為低 電平;所述參考電壓Vref小于所述模擬信號Vin時，所述比較器的輸出端為高電平。
[0023] 請參照圖2,所述反相器N1包括PM0S管M2與NM0S管M3,所述PM0S管M2的柵極與NM0S 管M3的柵極連接并作為所述反相器N1的輸入端，所述PM0S管M2的源極與高電平Vdd連接，所 述PMOS管M2的漏極與所述匪OS管M3的漏極連接并作為所述反相器N1的輸出端，所述NMOS管 M3的源極接地。
[0024] 本發明中匪0S管Ml采用二極管連接方式，始終滿足VDS>VGS-VTH，工作時處于飽和 區，其漏源電流不隨漏源端電壓的改變而改變。Vp是電壓脈沖，產生改變憶阻器阻值的脈沖 電流。憶阻器的阻值在Vp電壓脈沖的作用下會線性遞減，同時利用恒流源Iread讀取每次憶 阻器阻值遞減1次后的電壓值Vref，Vref輸出與Vin進行比較。當Vp高電平時，其反向輸出端 為低電平，關斷S1開關，不用讀取參考電壓Vref。同時，Ml工作于飽和區，產生一個恒定電 1 W 流，該電流值可根據M0S管飽和區電流計算公式4 = y(F6.s - Fra)2粗略計算，該電流降 低一定量的憶阻器阻值；當Vp為低電平時，Ml管截止，憶阻器阻值不變。同時，Vp經過反相器 輸出，開啟開關S1，電流Iread很小不足以改變憶阻器阻值(憶阻器閾值特性），Iread電流流 經憶阻器產生參考電壓Vref。總之，在每次Vp高脈沖作用下，Vref電壓值會逐次減小，數字 信號輸出部分采用比較器比較模擬信號Vin和Vref。多次高脈沖Vp逐次降低Vref，直到比較 器輸出高電平即出現Vref〈Vin的情況，即V2波形打破與Vp同步狀態維持高電平不變。計數 模塊從V2的波形可以得出經過幾次脈沖Vp，出現Vref〈Vin，將脈沖Vp的有效次數進行編碼 來代表不同的模擬信號Vin。
[0025]為了讓一般技術人員更好的理解本實用新型的技術方案，以下結合具體仿真實例 對本實用新型進行進一步的介紹。
[0026]為了便于說明系統工作過程，本發明模擬了 Vpp = 3V，T = 200ms，占空比50 %的脈 沖￥?、1^&(1=1〇1^、2311^--16〇11^模擬信號數字轉換的工作過程。憶阻器阻值隨脈沖￥?的變 化如圖4所示，Vp為高電平時，憶阻器阻值線性減小;Vp為低電平時，憶阻器阻值不變，輸出 穩定的^^^。'\^￡隨\^脈沖個數變化關系如圖5所示，'\^￡初始值是16〇111￥，每次\^脈沖會使 Vref電壓降低約9mV，統計出現Vref〈Vin時的有效Vp脈沖次數。仿真中，23-160mV的模擬電 壓被劃分16個區間（160mv的電壓每次大約減小9mV)，區間個數與Vp脈沖幅值、周期、占空比 有關。表格1是本次仿真中不同區間的模擬信號出現對應的V2波形，V2波形開始時與Vp同步 直到出現Vref〈Vin將保持高電平不變，使用0000-1111這16種數字信號表示不同的V2波形， 該過程完成了 23-160mV區間模擬信號到數字信號0000-1111的轉換。
[0027] 下表1所示為對V2波形編碼完成23-160mV模擬信號數字轉換：
[0028] 表 1
[0029]
[0030]
[0031] 下表2所示為電路仿真參數：
[0032] 表 2
[0033]
[0034]
[0035] 以上所述僅為本實用新型的較佳實施例，凡依本實用新型申請專利范圍所做的均 等變化與修飾，皆應屬本實用新型的涵蓋范圍。
【主權項】
1. 一種基于憶阻器的模數轉換電路，其特征在于:包括輸入脈沖Vp，所述輸入脈沖Vp分 別與NMOS管Ml的柵極、NMOS管Ml的漏極及反相器N1的輸入端連接，所述反相器N1的輸出端 與控制開關S1的控制端連接;所述NMOS管Ml的源極分別與憶阻器U1的正端、所述控制開關 S1的一端連接并作為參考電壓Vref，所述憶阻器U1的負端接地，所述控制開關S1的另一端 與電流源Iread連接;還包括比較器，所述比較器的正向輸入端與模擬信號Vin連接，所述比 較器的反向輸入端與所述參考電壓Vref連接，所述比較器的輸出端與或邏輯門的第一輸入 端連接，所述或邏輯門的第二輸入端與所述輸入脈沖Vp連接，所述或邏輯門的輸出端與計 數模塊的輸入端連接，所述計數模塊的輸出端作為數字信號輸出。2. 根據權利要求1所述的基于憶阻器的模數轉換電路，其特征在于:所述反相器N1包括 PMOS管M2與NMOS管M3,所述PMOS管M2的柵極與NMOS管M3的柵極連接并作為所述反相器N1的 輸入端，所述PM0S管M2的源極與高電平Vdd連接，所述PM0S管M2的漏極與所述NMOS管M3的漏 極連接并作為所述反相器N1的輸出端，所述NMOS管M3的源極接地。
【文檔編號】H03M1/12GK205622624SQ201620448015
【公開日】2016年10月5日
【申請日】2016年5月17日
【發明人】魏榕山, 李睿, 張鑫剛
【申請人】福州大學