一種實現頻率捷變的寬帶微波頻率合成器的制造方法
【專利摘要】本實用新型公開了一種實現頻率捷變的寬帶微波頻率合成器，它包括功分器a，500MHz信號產生電路輸出端與功分器a輸入端連接，功分器a一個輸出端與捷變頻鎖相環電路輸入端連接，捷變頻鎖相環電路輸出端與放大器b輸入端連接，功分器a另一輸出端與2000MHz?3000MHz信號產生電路輸入端連接，放大器b輸出端與雙平衡混頻器的本振端口連接，2000MHz?3000MHz信號產生電路輸出端與雙平衡混頻器的中頻端口連接，雙平衡混頻器的射頻端口與第二開關濾波器組輸入端連接；解決了現有技術輸出帶寬寬，則體積和功耗都很大；兼顧了體積和功耗，則輸出帶寬、雜散抑制等指標難以保證等技術問題。
【專利說明】
一種實現頻率捷變的寬帶微波頻率合成器
技術領域
[0001 ]本實用新型屬于頻率捷變、高頻率分辨率的寬帶微波頻率源技術，尤其涉及一種實現頻率捷變的寬帶微波頻率合成器。【背景技術】
[0002]隨著現代無線通信系統不斷升級，對作為核心部件的微波頻率源的要求越來越高。集中體現在頻率捷變、大帶寬、高頻率分辨率、低雜散、低相位噪聲、小型化等方面。目前，高頻率分辨率的寬帶捷變頻頻率合成器的設計幾乎都是采用直接數字頻率合成技術和直接模擬頻率合成技術相結合的方式。采用這種方式實現的捷變頻頻率合成器很難解決頻率切換時間、頻率分辨率、輸出帶寬、電路體積、雜散抑制幾對矛盾體。輸出帶寬寬，則體積和功耗都很大;兼顧了體積和功耗，則輸出帶寬、雜散抑制等指標難以得到保證。【實用新型內容】
[0003]本實用新型要解決的技術問題:提供一種實現頻率捷變的寬帶微波頻率合成器， 以解決現有技術實現高頻率分辨率的寬帶捷變頻頻率合成器采用的直接數字頻率合成與直接模擬頻率合成相結合的方式，存在頻率切換時間、頻率分辨率、輸出帶寬、電路體積、雜散抑制難以同時保證等技術問題。
[0004]本實用新型技術方案:
[0005]—種實現頻率捷變的寬帶微波頻率合成器，它包括功分器a，500MHz信號產生電路輸出端與功分器a輸入端連接，功分器a—個輸出端與捷變頻鎖相環電路輸入端連接，捷變頻鎖相環電路輸出端與放大器b輸入端連接，功分器a另一輸出端與2000MHz-3000MHz信號產生電路輸入端連接，放大器b輸出端與雙平衡混頻器的本振端口連接，2 0 0 0 M H z -3000MHz信號產生電路輸出端與雙平衡混頻器的中頻端口連接，雙平衡混頻器的射頻端口與第二開關濾波器組輸入端連接，第二開關濾波器組輸出端輸出合成頻率信號。
[0006]所述500MHz信號產生電路包括100MHz恒溫晶振，100MHz恒溫晶振輸出端與5倍頻器輸入端連接，5倍頻器輸出端與帶通濾波器輸入端連接，帶通濾波器輸出端輸出500MHz信號。
[0007]所述捷變頻鎖相環電路包括鑒頻鑒相器，鑒頻鑒相器參考輸入端與功分器a—個輸出端連接，鑒頻鑒相器輸出端與環路濾波器輸入端連接，環路濾波器輸出端與VC0壓控端連接，VC0輸出端與功分器b輸入端連接，功分器b—個輸出端與放大器b輸入端連接，功分器 b另一個輸出端與N分頻器輸入端連接，N分頻器輸出端與鑒頻鑒相器射頻端連接。
[0008]所述2000MHZ-3000MHZ信號產生電路包括7倍頻器，功分器a—個輸出端與7倍頻器輸入端，7倍頻器輸出端與帶通濾波器b輸入端連接，帶通濾波器b輸出端與參考時鐘DDS的參考端連接，參考時鐘DDS輸出端與放大器a輸入端連接，放大器a輸出端與4倍頻器輸入端連接，4倍頻器輸出端與第一開關濾波器組輸入端連接，第一開關濾波器組輸出端輸出 2000MHz-3000MHz信號。
[0009]所述第二開關濾波器組為X波段4通道開關濾波器組，所述第二開關濾波器組的控制端與FPGA控制電路連接。
[0010]所述第一開關濾波器組為S波段4通道開關濾波器組，所述第一開關濾波器組的控制端與FPGA控制電路連接。
[0011]所述參考時鐘DDS為AD9914型DDS。
[0012]參考時鐘DDS的控制端與FPGA控制電路連接。[〇〇13] N分頻器的控制端與FPGA控制電路連接。[〇〇14]所述環路濾波器帶寬為5MHz。[〇〇15]本實用新型的有益效果:[〇〇16]1、本實用新型將100MHz信號倍頻至500MHz后作為捷變頻鎖相環電路的參考，產生1 lGHz-14GHz信號，采用這種方式有兩大優點，一方面，100MHz經5倍直接模擬倍頻后，本身的附加相位噪聲極低，再將其作為捷變頻鎖相環電路的參考，提高了鑒相頻率，根據鎖相環電路特性可知，這樣使輸出信號的相位噪聲大大降低；另一方面，使用500MHz作為參考，可以允許捷變頻鎖相環電路的環路帶寬設計得很寬；本實用新型使用的環路濾波器帶寬為 5MHz，理論計算的頻率鎖定時間可降至luS內，相比傳統的窄帶環路濾波器鎖相環電路，其鎖定時間有1 -2個數量級的提升。[〇〇17]2、本實用新型2000MHZ-3000MHZ信號產生電路采用高參考時鐘DDS，充分利用其高頻率分辨率、寬帶輸出、低雜散、捷變頻的特性，可通過簡單的4倍頻器，進行頻率擴展;且對雜散抑制惡化較小。
[0018]3、本實用新型將高參考時鐘DDS和捷變頻鎖相環電路相結合設計的寬帶捷變頻頻率合成器，充分利用高參考時鐘DDS的高輸出帶寬、高頻率分辨率、低雜散特性以及寬帶環路濾波器鎖相環電路結構簡單，鎖定時間迅速的特點，很好地解決了頻率合成器的頻率切換時間、頻率分辨率、輸出帶寬、電路體積、雜散抑制等矛盾；用一種獨特簡潔的方式，實現了性能指標優良的頻率捷變寬帶微波頻率合成器;解決了現有技術高頻率分辨率的寬帶捷變頻頻率合成器采用直接數字頻率合成與直接模擬頻率合成相結合的方式，存在頻率切換時間、頻率分辨率、輸出帶寬、電路體積、雜散抑制幾對矛盾體，輸出帶寬寬，則體積和功耗都很大;兼顧了體積和功耗，則輸出帶寬、雜散抑制等指標難以保證等技術問題。
[0019]【附圖說明】:[〇〇2〇]圖1為本實用新型的結構原理示意圖。【具體實施方式】
[0021] —種實現頻率捷變的寬帶微波頻率合成器，它包括功分器a，500MHz信號產生電路輸出端與功分器a輸入端連接，功分器a—個輸出端與捷變頻鎖相環電路輸入端連接，捷變頻鎖相環電路輸出端與放大器b輸入端連接，功分器a另一輸出端與2000MHz-3000MHz信號產生電路輸入端連接，放大器b輸出端與雙平衡混頻器的本振端口連接，2 0 0 0 M H z -3000MHz信號產生電路輸出端與雙平衡混頻器的中頻端口連接，雙平衡混頻器的射頻端口與第二開關濾波器組輸入端連接，第二開關濾波器組輸出端輸出合成頻率信號。[〇〇22] 所述500MHz信號產生電路包括100MHz恒溫晶振，100MHz恒溫晶振輸出端與5倍頻器輸入端連接，5倍頻器輸出端與帶通濾波器輸入端連接，帶通濾波器輸出端輸出500MHz信號，
[0023]所述捷變頻鎖相環電路包括鑒頻鑒相器，鑒頻鑒相器參考輸入端與功分器a—個輸出端連接，鑒頻鑒相器輸出端與環路濾波器輸入端連接，環路濾波器輸出端與VC0壓控振蕩器VC0壓控端連接，VC0輸出端與功分器b輸入端連接，功分器b—個輸出端與放大器b輸入端連接，功分器b另一個輸出端與N分頻器輸入端連接，N分頻器輸出端與鑒頻鑒相器射頻端連接，N分頻器的控制端與外部FPGA控制電路的信號輸出連接，由外部控制信號控制N分頻器的輸出，本實施例采用FPGA控制信號設置N分頻器的N值在22，24，26，28間變化時，V⑶相應地輸出信號在11GHz，12GHz，13GHz，14GHz間變化。[〇〇24] 所述2000MHz-3000MHz信號產生電路包括7倍頻器，功分器a—個輸出端與7倍頻器輸入端，7倍頻器輸出端與帶通濾波器b輸入端連接，帶通濾波器b輸出端與參考時鐘DDS的參考端連接，參考時鐘DDS輸出端與放大器a輸入端連接，放大器a輸出端與4倍頻器輸入端連接，4倍頻器輸出端與第一開關濾波器組輸入端連接，第一開關濾波器組輸出端輸出 2000MHz-3000MHz信號。
[0025]所述第一開關濾波器組為S波段4通道開關濾波器組，所述第一開關濾波器組的控制端與FPGA控制電路連接。
[0026]所述參考時鐘DDS為AD9914型DDS。[〇〇27] 參考時鐘DDS的控制端與FPGA控制電路連接。
[0028]所述第二開關濾波器組為X波段4通道開關濾波器組，所述第二開關濾波器組的控制端與FPGA控制電路連接。[〇〇29] 其工作原理為:
[0030]100MHz恒溫晶振的輸出連接到5倍頻器的輸入端;5倍頻器的輸出信號連接到帶通濾波器a的輸入端;帶通濾波器a的輸出信號連接到功分器a的輸入端;功分器a的輸出信號連接到鑒頻鑒相器的參考端；VC0的輸出信號連接到功分器b的輸入端；功分器b 的輸出信號連接到可變分頻器的輸入端;可變分頻器的輸出信號連接到鑒頻鑒相器的射頻端;鑒頻鑒相器的輸出信號連接到環路濾波器的輸入端;環路濾波器的輸出信號連接到VC0 的壓控端；FPGA控制電路的輸出控制信號連接到可變分頻器的控制端。FPGA控制信號設置分頻器的N值在22，24，26，28間變化時，VC0相應地輸出信號在11GHz，12GHz，13GHz，14GHz間變化。
[0031]功分器a的輸出信號連接到7倍頻器;7倍頻器的輸出信號連接到帶通濾波器b的輸入端；帶通濾波器b的輸出信號連接到DDS的參考端;DDS的輸出信號連接到放大器a 的輸入端;放大器a的輸出信號連接到4倍頻器的輸入端;4倍頻器的輸出信號連接到S波段4通道開關濾波器組的輸入端;FPGA控制電路的控制信號連接到與DDS的控制端連接； FPGA控制電路的控制信號連接到S波段4通道開關濾波器組的控制端;通過FPGA設置DDS輸出500MHz-750MHz帶寬的信號，根據DDS輸出信號頻率，FPGA控制電路輸出相應的控制信號選通相應的通道，即可輸出2000MHz-3000MHz的信號。
[0032]經S波段4通道開關濾波器組的輸出信號連接到到雙平衡混頻器的中頻端口，經功分器b的輸出信號連接到放大器b的輸入端，放大器b的輸出信號連接到雙平衡混頻器的本振端口。雙平衡混頻器的射頻端口輸出信號連接到X波段4通道開關濾波器組的輸入端； FPGA控制電路的控制信號連接到X波段4通道開關濾波器組的控制端;根據當前N分頻器設置值，選通相應的濾波通道。即可輸出8GHz-l 2GHz寬帶捷變頻信號。
【主權項】
1.一種實現頻率捷變的寬帶微波頻率合成器，它包括功分器a，其特征在于:500MHz信 號產生電路輸出端與功分器a輸入端連接，功分器a—個輸出端與捷變頻鎖相環電路輸入端 連接，捷變頻鎖相環電路輸出端與放大器b輸入端連接，功分器a另一輸出端與200010^-3 0 0 0 M H z信號產生電路輸入端連接，放大器b輸出端與雙平衡混頻器的本振端口連接， 2000MHz-3000MHz信號產生電路輸出端與雙平衡混頻器的中頻端口連接，雙平衡混頻器的 射頻端口與第二開關濾波器組輸入端連接，第二開關濾波器組輸出端輸出合成頻率信號。2.根據權利要求1所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 500MHz信號產生電路包括100MHz恒溫晶振，100MHz恒溫晶振輸出端與5倍頻器輸入端連接， 5倍頻器輸出端與帶通濾波器輸入端連接，帶通濾波器輸出端輸出500MHz信號。3.根據權利要求1所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 捷變頻鎖相環電路包括鑒頻鑒相器，鑒頻鑒相器參考輸入端與功分器a—個輸出端連接，鑒 頻鑒相器輸出端與環路濾波器輸入端連接，環路濾波器輸出端與VC0壓控端連接，VC0輸出 端與功分器b輸入端連接，功分器b—個輸出端與放大器b輸入端連接，功分器b另一個輸出 端與N分頻器輸入端連接，N分頻器輸出端與鑒頻鑒相器射頻端連接。4.根據權利要求1所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 2000MHz-3000MHz信號產生電路包括7倍頻器，功分器a—個輸出端與7倍頻器輸入端，7倍頻 器輸出端與帶通濾波器b輸入端連接，帶通濾波器b輸出端與參考時鐘DDS的參考端連接，參 考時鐘DDS輸出端與放大器a輸入端連接，放大器a輸出端與4倍頻器輸入端連接，4倍頻器輸 出端與第一開關濾波器組輸入端連接，第一開關濾波器組輸出端輸出2000MHz-3000MHz信 號。5.根據權利要求1所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 第二開關濾波器組為X波段4通道開關濾波器組，所述第二開關濾波器組的控制端與FPGA控 制電路連接。6.根據權利要求4所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 第一開關濾波器組為S波段4通道開關濾波器組，所述第一開關濾波器組的控制端與FPGA控 制電路連接。7.根據權利要求4所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所述 參考時鐘DDS為AD9914型DDS。8.根據權利要求4所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:參考 時鐘DDS的控制端與FPGA控制電路連接。9.根據權利要求3所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:N分 頻器的控制端與FPGA控制電路連接。10.根據權利要求3所述的一種實現頻率捷變的寬帶微波頻率合成器，其特征在于:所 述環路濾波器帶寬為5MHz。
【文檔編號】H03L7/18GK205584178SQ201620420766
【公開日】2016年9月14日
【申請日】2016年5月11日
【發明人】杜勇, 柏翰, 胡天濤, 高峯
【申請人】貴州航天計量測試技術研究所