一種全cmos單刀雙擲開關電路的制作方法
【專利摘要】本發明涉及一種單刀雙擲開關(SPDT)結構，尤其是使用CMOS工藝實現的單刀雙擲開關結構。這是一種使用CMOS工藝實現的具有高隔離度，高功率容量，低損耗的單刀雙擲開關結構，屬于CMOS射頻集成電路中的開關領域。本發明采用晶體管柵端與體端浮動偏置，晶體管的柵端與體端分別通過大電阻接地，使得晶體管能夠傳輸大功率信號；本發明使用漏源浮動電壓偏置技術，使得晶體管能夠在關閉狀態時避免因為漏端與源端的大信號而出現周期性開啟；本發明使用到地電感技術，使得整個CMOS單刀雙擲開關減少了損耗。本發明提供的CMOS單刀雙擲開關能夠實現瓦特級功率容量，有效的減少傳輸損耗，并且實現高隔離度。本發明設計的單刀雙擲開關結構簡單，性能優良，可以很好的用于射頻集成電路領域，是實現全集成射頻電路的關鍵技術。
【專利說明】
一種全CMOS單刀雙擲開關電路
技術領域
[0001 ]本發明涉及一種低損耗，高功率容量，高隔離度的全CMOS單刀雙擲開關(SPDT)電路，應用于射頻電路領域，特別是全集成射頻電路、通信SOC等領域。
【背景技術】
[0002]—個單刀雙擲開關的性能要由三個指標來衡量:功率容量(發射時所能傳輸的最大功率)、損耗(發射與接收時，由單刀雙擲開關引起的信號功率的損耗)、隔離度(在發送與接收時，發送端與接收端的隔離程度)。在選定單刀雙擲開關的情況下，開關的功率容量決定了整個射頻系統最大傳輸功率，損耗反映了開關在信號鏈上引起的信號功率損失，隔離度反映了反射端與接收端相互影響程度，隔離度越高，兩端的相互影響就越弱。
[0003]在CMOS工藝中，硅基半導體具有低電子迀移率，襯底電阻率小等特點，因此CMOS單刀雙擲開關存在著功率容量小，隔離度不夠，損耗大等特點，特別是很難同時實現大功率容量與低損耗和高隔離度。國內外研究人員對大功率容量、低損耗、高隔離度的CMOS單刀雙擲開關做了大量研究，但是具有瓦特級功率容量的單刀雙擲開關極為少見。

【發明內容】

[0004]本發明的目的是克服現有技術中存在的不足，提出了一種具有大功率容量、高隔離度、低損耗的單刀雙擲開關從而提供一種功率容量能達到瓦特級的CMOS單刀雙擲開關。
[0005]為實現上述目的，本發明提供一種全CMOS單刀雙擲開關電路，其特征在于，包括發射支路，接收支路，以及到地諧振電感，還包括所述發射支路的發射端口、所述接收支路的接收端口、天線端口、天線到地端口、分別于所述發射支路和所述接收支路相連的CNT與CNT_N0T控制信號端口，其中所述到地諧振電感連接在天線端口與地端口之間。
[0006]進一步，所述發射支路由晶體管M3、M4，igC3、C4、C5、C6，電阻R7?Rl4組成;所述接收之路由晶體管Ml、M2，電容Cl、C2、電阻Rl?R6組成。
[0007]進一步，所述發射端口是信號流入端口，所述接收端口是信號流出端口，所述天線端口連接天線，所述CNT與CNT_N0T為一組相反的控制信號。
[0008]進一步，所述發射支路中的晶體管M3晶體管的柵極通過電阻R7連接控制信號CNT，漏源端分別接到電容C3、C4上，并且通過電阻R8、R9接到控制信號CNT_N0T上，體端通過電阻RlO接地；晶體管M4的柵極通過電阻Rl I連接控制信號CNT_N0T，漏源端分別接到電容C5、C6上，并且通過電阻Rl 2、Rl 3接到控制信號CNT上，體端通過電阻Rl 4接地。
[0009]進一步，所述接收支路中的晶體管Ml的柵極通過電阻Rl連接控制信號CNT_N0T，漏源端分別接到電容Cl、C2上，并且通過電阻R2、R3接到控制信號CNT上，體端通過電阻R4接地;晶體管M2的柵極通過電阻R5連接控制信號CNT，漏端接到接收端口，源端接地，體端通過電阻R6接地。
[0010]進一步，當CNT為高電平、CNT_N0T為低電平時，晶體管M2、M3開啟，M1、M4關閉。
[0011 ] 進一步，當CNT為低電平、CNT_N0T為高電平時，晶體管M2、M3關閉，M1、M4開啟。
[0012]進一步，在發射信號時，連接天線端口與地端口的到地諧振電感與電容Cl、C2，晶體管M1、M2的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了發射的射頻信號在天線端口向電容Cl、C2，晶體管Ml、M2的泄露，從而減小了發送損耗;在接收信號時，連接天線端口與地端口的到地諧振電感與電容C3、C4、C5、C6，晶體管M3、M4的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了接收的射頻信號在天線端口向電容C4、C5、C6，晶體管M3、M4的泄露，從而減小了接收損耗;可以通過調節連接天線和地的電感與電容Cl、C2、C3、C4、C5的大小，晶體管Ml、M2、M3、M4的尺寸來改變并聯諧振網絡的諧振頻率，從而實現選頻功會K。
[0013]進一步，所述開關電路采用CMOS工藝中深N阱晶體管，其中深N阱通過電阻與電源連接，從而反偏深N阱與P阱的寄生二極管，使得晶體管的寄生泄露減小，減小了損耗。
[0014]本發明采用晶體管柵端與體端大電阻偏置，即晶體管的柵端通過大電阻接控制電平，體端通過大電阻接地，使得晶體管能夠傳輸大功率信號;本發明使用漏源浮動電壓偏置技術，即晶體管的漏端與源端通過與大電阻相連偏置到一定直流電平上，并使用電容隔離直流電平，使得晶體管在關閉時，柵端與體端為低電平，漏端與源端為高電平，從而使得晶體管在源漏端出現大信號時也不被周期性地開啟；本發明使用到地電感諧振技術，使得整個CMOS單刀雙擲開關減少了損耗，使得本發明的全CMOS單刀雙擲開關(SPDT)能實現高功率容量，低損耗，高隔離度等功能。
[0015]本發明的優點:
[0016]1、電路結構簡單，電路面積小，成本低，性能可靠。
[0017]2、發明的電路采用柵端與體端大電阻偏置技術和漏源浮動電壓偏置技術使得電路可以傳輸瓦特級功率，使得單刀雙擲開關具有極大的功率容量。
[0018]3、采用了電感到地，即在天線端口與地端口連接電感，使得電感在每種工作狀態下都與一個支路的電容并聯諧振，從而實現了對工作頻段的選擇并且降低了損耗。
[0019]4、采用晶體管M2、M4接到地端口，在發射時，M4關閉、M2開啟，接收時M4開啟、M2開啟，使得發射端與接收端的隔離度大大增加。
【附圖說明】
[0020]圖1為本發明的單刀雙擲開關的具體電路結構圖
[0021]圖2為本發明的單刀雙擲開關功率容量仿真結果圖
[0022]圖3為本發明的單刀雙擲開關發送與接收時信號損耗的仿真結果圖
[0023]圖4為本發明的單刀雙擲開關發送與接收時端口隔離度的仿真結果圖。
【具體實施方式】
[0024]下面結合具體附圖和實施例對本發明作進一步說明。
[0025]如圖1所示，本發明的實施例可以用于高功率容量、低損耗，高隔離度的CMOS單刀雙擲開關。本實施例包含了發射支路、接收支路與到地諧振電感。諧振電感用于調整工作頻段與降低損耗，本實施例中將工作頻率調整為2.4G。下面結合實施例具體說明。
[0026]本發明的一種低損耗，高功率容量，高隔離度的全CMOS單刀雙擲開關(SroT)電路，其特征在于，包括發射支路，接收支路，以及到地諧振電感，還包括所述發射支路的發射端口、所述接收支路的接收端口、天線端口、天線到地端口、分別于所述發射支路和所述接收支路相連的CNT與CNT_NOT控制信號端口，其中所述到地諧振電感連接在天線端口與地端口之間。
[0027]所述發射端口是信號流入端口，所述接收端口是信號流出端口，所述天線端口連接天線，所述CNT與CNT_N0T為一組相反的控制信號。
[0028]所述發射支路由晶體管M3、M4，電容C3、C4、C5、C6，電阻R7?R14組成;所述接收之路由晶體管Ml、M2，電容Cl、C2、電阻Rl?R6組成。
[0029]所述發射支路中的晶體管M3晶體管的柵極通過電阻R7連接控制信號CNT，漏源端分別接到電容C3、C4上，并且通過電阻R8、R9接到控制信號CNT_N0T上，體端通過電阻RlO接地；晶體管M4的柵極通過電阻Rl I連接控制信號CNT_N0T，漏源端分別接到電容C5、C6上，并且通過電阻R12、R13接到控制信號CNT上，體端通過電阻R14接地;所述接收支路中的晶體管Ml的柵極通過電阻Rl連接控制信號CNT_N0T，漏源端分別接到電容Cl、C2上，并且通過電阻R2、R3接到控制信號CNT上，體端通過電阻R4接地；晶體管M2的柵極通過電阻R5連接控制信號CNT，漏端接到接收端口，源端與體端都接地。
[0030]當CNT為高電平、CNT_N0T為低電平時，晶體管M2、M3開啟，M1、M4關閉，開關處于發送狀態，信號從發射端口傳輸到天線端口，此時要求單刀雙擲開關盡可能地傳輸功率信號。晶體管M4關閉以阻止射頻信號泄露，M4的源端與漏端被CNT信號偏置到高電平使得漏端的交流信號被抬升一個固定高電平以阻止晶體管M4被周期性開啟，從而增大了最大發送功率。晶體管Ml關閉以阻止天線端口射頻信號向接收支路的泄露，Ml的源端與漏端被CNT信號偏置到高電平使得源端與漏端的交流信號被抬升一個固定高電平以阻止晶體管Ml被周期性開啟，從而增大了最大發送功率。晶體管M2開啟，使得接收端口通過晶體管M2接地，使得發射端與接收端的隔離度增大。晶體管M3開啟，漏源端被偏置到低電平，使得M3能傳輸大功率信號。所用晶體管的柵端與體端都通過大電阻接到地端口，以增加晶體管處理功率信號的能力。在發送信號時，諧振電感與接收支路的寄生電容形成并聯諧振網絡，減少射頻信號向接收支路的泄露，從而減小了發送支路發送信號時的損耗。
[0031]當CNT為低電平、CNT_N0T為高電平時，晶體管M2、M3關閉，M1、M4開啟，開關處于接收狀態，信號從天線端口傳輸接收端口。晶體管Ml開啟，Ml的源端與漏端被偏置到低電平以保證晶體管Ml以較小的損耗傳遞信號。晶體管M2被關閉以阻止信號泄露。晶體管M3關閉，并且M4的源端與漏端被偏置到高電平以阻止天線端口信號向發射支路泄露。晶體管M4開啟，其源端與漏端被偏置到低電平，使得發射端口通過M4接地，使得發射端到接收端的隔離度增大。在接收信號時，諧振電感與發送支路的寄生電容形成并聯諧振網絡，減少射頻信號向發送支路的泄露，從而減小了接收支路接收信號時的損耗。
[0032]本發明提出了一種到地電感諧振技術，在發射信號時，連接天線端口與地端口的到地諧振電感與電容Cl、C2，晶體管Ml、M2的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了發射的射頻信號在天線端口向電容C1、C2，晶體管M1、M2的泄露，從而減小了發送損耗。在接收信號時，連接天線端口與地端口的到地諧振電感與電容C3、C4、C5、C6，晶體管M3、M4的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了接收的射頻信號在天線端口向電容C4、C5、C6，晶體管M3、M4的泄露，從而減小了接收損耗。可以通過調節連接天線和地的電感與電容C1、C2、C3、C4、C5的大小，晶體管M1、M2、M3、M4的尺寸來改變并聯諧振網絡的諧振頻率，從而實現選頻功能。
[0033]圖2為本發明的單刀雙擲開關功率容量仿真結果圖，圖3為本發明的單刀雙擲開關發送與接收時信號損耗的仿真結果圖，圖4為本發明的單刀雙擲開關發送與接收時端口隔離度的仿真結果圖。
[0034]發射信號時，CNT為高電平，CNT_N0T為低電平，發射支路開啟，接收支路關閉，單刀雙擲開關需要傳遞大功率信號，實施例的單刀雙擲開關功率容量30.4dBm，達到瓦特級功率容量。
[0035]發射信號時，CNT為高電平，CNT_N0T為低電平，發射支路開啟，接收支路關閉，單刀雙擲開關在傳遞大功率信號的同時實現低損耗與高隔離度。接收信號時，CNT為低電平，CNT_N0T為高電平，發射支路關閉，接收支路開啟，單刀雙擲開關在接受天線信號的同時實現低損耗與高隔離度。
[0036]本發明采用CMOS工藝中深N阱晶體管，其中深N阱通過大電阻與電源連接，從而反偏深N阱與P阱的寄生二極管，使得晶體管的寄生泄露減小，減小了損耗。
[0037]本發明采用晶體管柵端、體端大電阻偏置，在晶體管開啟導通時，使得晶體管寄生電容與大電阻形成特殊結構，從而讓晶體管的柵端、體端、源漏端的電壓信號一致，從而使得晶體管能夠傳輸大功率信號，達到瓦特級。
[0038]本發明采用了漏源浮動電壓偏置技術，使用電容與電阻將晶體漏源端偏置到控制信號。在發送大功率信號時，晶體管M3處于開啟狀態，由于采用了柵端、體端大電阻偏置，因此晶體管M3能夠傳輸大功率信號。晶體管M1、M4處于關閉狀態，漏源端采用了漏源浮動電壓偏置技術，被偏置到高電平，從而為晶體管Ml、M4的漏源端提供一個電壓提升，使得晶體管Ml、M4在大信號下避免被周期性開啟，從而增加了整個單刀雙擲開關功率容量。
[0039]本發明降低了電路的復雜度，建模簡單，易于調整電路參數達到電路的設計要求。本發明的保護范圍，并非局限于本發明描述的實施例。只要各種變化在所附權利要求限定和確定的本發明的精神和范圍內，這些變化是顯而易見的，一切利用本發明構思的實例均在保護之列。
【主權項】
1.一種全CMOS單刀雙擲開關電路，其特征在于，包括發射支路，接收支路，以及到地諧振電感，還包括所述發射支路的發射端口、所述接收支路的接收端口、天線端口、天線到地的地端口、分別與所述發射支路和所述接收支路相連的CNT與CNT_N0T控制信號端口，其中所述到地諧振電感連接在所述天線端口與所述地端口之間。2.如權利要求1所述的全CMOS單刀雙擲開關電路，其特征在于，所述發射支路由晶體管M3、M4，電容C3、C4、C5、C6，電阻R7?R14組成;所述接收之路由晶體管Ml、M2，電容Cl、C2、電阻Rl?R6組成。3.如權利要求1所述的全CMOS單刀雙擲開關電路，其特征在于，所述發射端口是信號流入端口，所述接收端口是信號流出端口，所述天線端口連接天線，所述CNT與CNT_N0T為一組相反的控制信號。4.如權利要求2所述的全CMOS單刀雙擲開關電路，其特征在于，所述發射支路中的晶體管M3的柵極通過電阻R7連接控制信號CNT，漏源端分別接到電容C3、C4上，并且分別通過電阻R8、R9接到控制信號CNT_N0T上，體端通過電阻RlO接地；晶體管M4的柵極通過電阻Rl I連接控制信號CNT_N0T，漏源端分別接到電容C5、C6上，并且通過電阻R12、R13接到控制信號CNT上，體端通過電阻Rl 4接地。5.如權利要求2所述的全CMOS單刀雙擲開關電路，其特征在于，所述接收支路中的晶體管Ml的柵極通過電阻Rl連接控制信號CNT_N0T，漏源端分別接到電容Cl、C2上，并且分別通過電阻R2、R3接到控制信號CNT上，體端通過電阻R4接地；晶體管M2的柵極通過電阻R5連接控制信號CNT，漏端接到接收端口，源端接地，體端通過電阻R6接地。6.如權利要求2所述的全CMOS單刀雙擲開關電路，其特征在于，當CNT為高電平、CNT_NOT為低電平時，晶體管M2、M3開啟，M1、M4關閉。7.如權利要求2所述的全CMOS單刀雙擲開關電路，其特征在于，當CNT為低電平、CNT_NOT為高電平時，晶體管M2、M3關閉，M1、M4開啟。8.如權利要求2所述的全CMOS單刀雙擲開關電路，其特征在于，在發射信號時，連接天線端口與地端口的到地諧振電感與電容C1、C 2，晶體管M1、M 2的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了發射的射頻信號在天線端口向電容C1、C2，晶體管M1、M2的泄露，從而減小了發送損耗;在接收信號時，連接天線端口與地端口的到地諧振電感與電容C3、C4、C5、C6，晶體管M3、M4的寄生電容形成并聯諧振網絡，呈現高阻抗的特性，減小了接收的射頻信號在天線端口向電容C4、C5、C6，晶體管M3、M4的泄露，從而減小了接收損耗;可以通過調節連接天線和地的電感與電容(:1工2、03工4、05的大小，晶體管肌、]\12、]\0、]\14的尺寸來改變并聯諧振網絡的諧振頻率，從而實現選頻功能。9.如權利要求1所述的全CMOS單刀雙擲開關電路，其特征在于，所述開關電路采用CMOS工藝中深N阱晶體管，其中深N阱通過電阻與電源連接，從而反偏深N阱與P阱的寄生二極管，使得晶體管的寄生泄露減小，減小了損耗。
【文檔編號】H03K17/687GK105915203SQ201610217737
【公開日】2016年8月31日
【申請日】2016年4月7日
【發明人】陳浪, 甘業兵, 羅彥彬, 劉啟, 錢敏, 樂建連, 陳妙萍, 金玉花
【申請人】杭州中科微電子有限公司