低功率雙極型360度時間數字轉換器的制造方法
【技術領域】
[0001] 本公開涉及時間數字裝換器，具體地涉及低功率雙極型360度時間數字轉換器。
【背景技術】
[0002] 鎖相環（PLL)能夠為各種各樣的應用提供時序的精確生成和對齊。數字鎖相環 (DPLL)是對傳統PLL的可行替換，其中能夠采用數字環路濾波器來替代模擬組件。另外，時 間數字轉換器（TDC)能夠操作以對參考和分頻器輸出之間的相位誤差進行數字編碼。在基 于環形振蕩器的TDC中，功率消耗和相位噪聲隨測量時間而增加。全數字鎖相環（ADPLL) 的測量時間因此被保持為盡可能地小以避免功率消耗和相位噪聲代價。因為TDC通常測量 正向時間，所以一般要在ADPLL的數字環路濾波器的前端引入額外的TDC偏移，其中該TDC 偏移被選擇成為多模分頻器（MMD)引發的邊沿變化給出裕度。因此在實現方式中存在利用 低功率和小面積來克服測量時間引起的功率和相位噪聲代價，同時尋求TDC時間數字映射 特性中的高精度和高線性度的需求。

【發明內容】

[0003] 根據本公開的一個方面，提供了一種時間數字轉換器，包括：延遲線，該延遲線包 括包含第一延遲鏈和第二延遲鏈的多個延遲級以生成鎖相環的數字振蕩器的細時間測量； 粗時間計算組件，該粗時間計算組件被配置為基于鎖相環的數字振蕩器的等距周期和非等 距周期來生成粗時間測量，其中細時間測量和粗時間測量形成被傳送至數字振蕩器的鎖相 環的相位差測量。
[0004] 根據本公開的另一方面，提供了一種移動設備，包括：天線端口；RF前端；數字基 帶處理器；以及在RF前端和數字基帶處理器中的至少一者中的數字鎖相環，該數字鎖相 環包括時間數字轉換器和數字振蕩器，其中時間數字轉換器包括延遲線，該延遲線包括包 含第一延遲元件鏈和第二延遲元件鏈的多個延遲級以生成細時間測量；以及粗時間計算組 件，該粗時間計算組件被配置為基于數字振蕩器的數字振蕩器周期來生成粗時間量化。
[0005] 根據本公開的另一方面，提供了一種方法，包括：向單個延遲線提供開始邊沿信號 和停止邊沿信號來確定細調節量化；以及基于鎖相環的數字振蕩器的數字振蕩器周期來確 定粗調節量化。
【附圖說明】
[0006] 圖1示出了至少包括示例性差分延遲線的示例性移動通信設備；
[0007] 圖2示出了根據所述各個方面的示例性時間數字轉換器（TDC);
[0008] 圖3示出了根據所述各個方面的TDC的各組件的時序操作；
[0009] 圖4示出了根據所述各個方面的TDC的各組件的二進制變換和操作；
[0010] 圖5示出了根據所述各個方面的TDC的邊沿選擇器組件的時序操作；
[0011] 圖6示出了根據所述各個方面的TDC的各組件的時序操作；
[0012] 圖7示出了根據所述各個方面的TDC的粗時間計算組件的示例；
[0013] 圖8示出了根據所述各個方面的TDC的示例方法；以及
[0014] 圖9示出了另一示例性方法的流程圖。
【具體實施方式】
[0015] 現在將參照附圖，對本公開進行描述，其中，相似的參考標號被用來通篇指代相似 的要素，并且其中，所示出的結構和元件不一定按照比例示出。如本文所使用的，術語"組 件"、"系統"、"接口"等旨在指代計算機相關的實體、硬件、（例如，執行的）軟件和/或固 件。例如，組件可以是處理器、運行于處理器上的進程、控制器、對象、可執行內容、程序、存 儲設備和/或具有處理設備的計算機。通過說明的方式，在服務器上運行的應用和該服務 器也可以是組件。一個或多個組件可以駐留在處理內，并且組件可以被置于一個計算機上 和/或被分布在兩個或更多個計算機間。本文可以對一組元件或一組其他組件進行描述， 其中，術語"組"可以被解釋為"一個或多個"。
[0016] 詞語"示例性"的使用旨在以具體形式來呈現概念。如本申請中所使用的，術語 "或"旨在于指示包括性"或"而非排除性"或"。也就是說，除非另有所指，或者從上下文中 清楚得出，否則"X采用A或B"旨在于指示任意自然包括性置換。也就是說，如果X采用A ; X采用B ;或者X采用A和B二者，則"X采用A或B"滿足任意上述實例。此外，除非另有 所指或者從上下文中清楚得出針對單數形式，否則本申請和所附權利要求中所使用的冠詞 "一"和"一個"一般應被解釋為指示"一個或多個"。而且，就詳細的說明書和權利要求中使 用術語"包括"、"包含"、"具有"、"含有"、"有"或其變體的程度而言，這樣的術語旨在于以類 似于術語"包括"的方式而包含的。
[0017] 考慮到上文所述的缺陷和繼續的目標，這里公開了 TDC的各個方面，其通過輔助 雙極型時間測量技術來避免不得不在PLL環路濾波器的前端中數字地引入TDC偏移。該 TDC偏移通常抵消TDC僅測量正向時間（positive time)差的能力。然而，TDC偏移能夠由 這里提供的系統和方法來消除，其能夠在各種組件和系統（例如，可應用于雙極型調制器 中的頻率調制的ADPLL)中實現。在一個實施例中，數字振蕩器（例如，采用TDC的DPLL的 振蕩器）被用于確定粗時間測量/量化，該粗時間測量/量化在鎖相環通過細調節/時間 測量被鎖定在操作的頻率（例如參考頻率被同步到反饋或分頻器頻率）之前對鎖相環進行 偏置。數字控制振蕩器計算組件被配置為根據計數的數字振蕩器邊沿來計算粗時間測量或 粗調節測量，即使當被接收的數字振蕩器頻率已經被（例如，極化頻率調制器或類似的調 制器）調制時。調制器的低頻部分（例如，調制器的分數采樣率轉換器）能夠被用于計算 粗時間測量。邊沿選擇器、相位生成器和延遲線能夠生成用于細調節/時間測量的雙極型 時間測量（例如，標志值（signvalue))以及產生偏移的取消，該偏移的取消取決于關于系 統的使用、時間或改變的過程、電壓或溫度變化。與具有兩個或更多個線性TDC進行對時間 和固定時鐘頻率的正向測量和負向測量相反，這里公開的系統能夠用作具有單個延遲線的 雙極型時間測量單TDC，其也輔助生成雙極型時間測量，該測量指示或者表示基于接收的參 考信號邊沿或接收的反饋/分頻器信號邊沿的接收時序的不同極性。此外，所公開的系統 能夠利用調制的頻率確定雙極型時間測量。公開的附加方面和細節在下文參考圖示進一步 描述。
[0018] 參考圖1，示出了能夠根據公開的各個方面操作的示例移動通信設備100。移動通 信設備100例如包括數字基帶處理器102、RF前端104和用于連接至天線106的天線端口 108。移動通信設備100可包括作為數字基帶處理器102或者RF前端104的一部分的示例 性TDC 110,其也可用作例如DPLL內的組件。然而，也可能的是，數字基帶處理器102或者 RF前端104中每一者包括此TDC 110或者甚至包括不止一個此TDC 110。RF前端104被耦 合至數字基帶處理器102和天線端口 108。
[0019] TDC 110能夠與差分延遲組件合作，該差分延遲組件確保了差分延遲鏈的正向和 負向輸入與輸出之間不存在延遲失配。在這里公開的TDC拓撲中，在沒有使用附加的多路 復用器進行傳播計數或循環計數的情況下，數字控制振蕩器（DCO)循環計數器能夠用于確 定粗調的粗時間量化或粗時間測量。這些優點導致更佳的相位噪聲性能、對稱的時鐘生成 和量化噪聲的減少。當TDC 110與移動通信設備100的差分延遲線一起使用時，量化噪聲 可被減少，移動通信設備100能夠操作以通過使用DCO確定粗時間量化來替代循環或傳播 計數。例如，粗量化時間能夠通過DCO的DCO周期的和被計算。
[0020] 另外，例如當TDC 110被用于測量某些事件之間的時間時，TDC 110實現精度 (resolution)增強。因而，TDC 110使得能夠在移動通信設備100中更精確地生成時鐘信 號以及更精確地測量（例如，DPLL中的）時間差。改進生成時鐘信號和改進測量時間差使 得能夠減少移動通信設備100中的本底噪聲并因此改進或促進移動通信設備100的總體性 能。
[0021] 現在參考圖2,示出了根據所述各方面的、作為全差分多路徑低功率雙極型延遲線 TDC的TDC 200的示例性實現。TDC 200包括差分延遲線202,該差分延遲線202操作以經 由差分延遲級204a至204η傳播信號邊沿來輔助對相同或不同信號的至少兩個邊沿之間的 時間的測量。在一個示例中，表示DPLL中的參考信號和反饋信號之間的相位誤差的時間差 是由TDC 200測量的。盡管構想了差分延遲線，但也能夠將單端延遲實施為延遲線。
[0022] 在延遲線202的一個示例配置中，延遲級204a至204η各自包括第一延遲元件 206a至206η和第二延遲元件208a至208η，其可表示每一級的一個或多個元件，例如針對 延遲元件206a至206η的差分鏈或者針對208a至208η。第一延遲元件206a至206η能夠 串行連接以形成差分延遲線202的第一正向延遲鏈（例如，正向延遲鏈），而第二延遲元件 208a至208η能夠串行連接以形成差分延遲線202的第二負向延遲鏈（例如，負向延遲鏈）。 例如，差分延遲線202的延遲元件可包括具有正向和負向延遲線或路徑的差分延遲元件， 該正向和負向延遲線或路徑能夠在每個延遲元件的正向輸入和負向輸入處被交叉耦合，其 中鏈的差分延遲元件獨立于任何失配、沒有任何失配、或者與任何失配不相關。這樣，能夠 對每個延遲元件進行同步。
[0023] 在另一示例配置中，差分延遲線202可包括多個第一比較器210a至210η，第一比 較器210a至210η的輸入被連接至第一延遲元件206a至206η的輸出。差分延遲線202包 括多個第二比較器212a至212η并且能夠被實現為在沒有附加多路復用器的情況下傳播信 號邊沿。具體地，差分延遲線202每延遲級包括相關聯的比較器210a至210η和212a至 212η，它們的第一輸入可被連接至相關聯的延遲級204a至204η中的一個延遲元件的輸出， 并且它們的第二輸入被連接至相關聯的延遲級204a至204η中的另一個延遲元件的輸出， 這樣每個比較器能夠具有正向輸入和負向輸入。
[0024] 可替換地或者附加地，在差分延遲線202的另一示例中，每個第二比較器的輸入 可被互補地連接到相關聯的延遲級的輸出，而比較器的輸入與在前延遲級相關聯。作為示 例，第一比較器的第一輸入可被連接至第一延遲級的第一延遲元件的輸出，并且第一比較 器的第二輸入將被連接至第一延遲級的第二延遲元件的輸出。根據上文提到的原則，針對 被關聯至直接接續第一延遲級的延遲級的比較器，該比較器的第一輸入可被連接至在前延 遲級的第二延遲元件的輸出而比較器的第二輸入將被連接至在前延遲級的第一延遲元件 的輸出。
[0025] 差分延遲線202被配置為測量諸如開始邊沿的插入與停止信號的發生之間的時 間之類的時間差，其中在不利用相位生成器和差分延遲線202之間的多路復用器或者獨立 于多路復用器的情況下，開始邊沿和停止邊沿能夠從相位生成器224被直接插入到線中。 如上文示例配置中所述，對被關聯到直接接續延遲級的比較器的輸出或比較器的輸入的互 補電路能夠輔助獨熱解碼器（hot one decoder) 214、216確定開始邊沿在差分延遲線202 中的位置。TDC 200包括頂部獨熱解碼器214和底部獨熱解碼器216,頂部熱二進制解碼器 (therm