一種電磁兼容的展頻裝置和產生展頻時鐘信號的方法
【技術領域】
[0001]本發明涉及電磁兼容技術領域，具體涉及一種電磁兼容的展頻裝置和產生展頻時鐘信號的方法。
【背景技術】
[0002]隨著電子產品智能化、高速化的發展，電磁兼容已經成為考核電子產品質量的一項重要指標。根據國際電子委員會標準IEC對電磁兼容的定義，其主要包括EMI (電磁發射)和EMS(電磁抗擾)兩部分。如圖1所示，晶振電路始終作為電子產品的核心功能器件，用于產生時鐘信號，其直接與MCU連接，同時也是EMI發射的主要源頭，因此對晶振時鐘的EMI抑制顯得尤為重要。
[0003]現有對于晶振時鐘EMI抑制的方案主要包括接地、屏蔽、濾波三種傳統方式，但是上述方式會由于某些外部因素導致其抑制效果不理想，具體是:
[0004]1、接地，接地可能會把晶振的時鐘信號干擾引入地平面造成負面效果；
[0005]2、采用金屬屏蔽罩對晶振電路進行屏蔽，金屬屏蔽罩雖然可以對晶振發射進行抑制，但由于電子產品有著小型化、集成化設計的趨勢，且PCB走線錯綜復雜，晶振干擾易通過PCB走線之間的竄擾發射出去。
[0006]3、對晶振電路進行濾波處理，可以降低晶振時鐘的輸出幅值，減少EMI發射，但濾波電路的存在會改變晶振時鐘信號的信號波形，如晶振時鐘信號的上升和下降沿時間，破壞時鐘信號的信號完整性，影響系統工作的穩定性。
[0007]上述的傳統整改手段雖然在一定程度上可以降低EMI發射，但由于其不是在時鐘源頭進行EMI抑制，因此需要花費大量時間對晶振時鐘發射的傳播路徑進行排查，在EMI整改過程中耗費大量時間。

【發明內容】

[0008]本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種電磁兼容的展頻裝置，提高晶振時鐘EMI的抑制效果。
[0009]本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種產生展頻時鐘信號的方法，提高晶振時鐘EMI的抑制效果。
[0010]本發明解決其技術問題所采用的技術方案是，提供一種電磁兼容的展頻裝置，該展頻裝置設置在時鐘源和處理器之間，用于提高晶振時鐘EMI的抑制效果，其包括展頻單元、展頻率調節單元和輸出匹配單元:
[0011]展頻單元，其與時鐘源連接，其用于根據展頻率將時鐘信號進行相位調制，降低時鐘信號基波和時鐘信號諧波的信號頻譜幅值，并輸出展頻時鐘信號；
[0012]展頻率調節單元，其與展頻單元連接，其用于設置展頻單元的展頻率，提高電路兼容性；
[0013]輸出匹配單元，其置于展頻單元與處理器之間，其用于調節展頻單元輸出幅值，提高電路兼容性。
[0014]其中，較佳方案是:該展頻單元包括但不限于一種展頻1C，其包括相位產生器和相位調節器:
[0015]相位產生器，其輸入端與時鐘源連接，其輸出端與相位調制器連接，其還與展頻率調節單元連接，其根據展頻率，將時鐘信號進行初步調制，產生具有相位差的調制時鐘信號;
[0016]相位調制器，其接收相位產生器輸出的調制時鐘信號，檢測調制時鐘信號的相位差值，同時確定調制周期，并使相位差值在調制周期中有序排列，產生展頻時鐘信號。
[0017]其中，較佳方案是:該相位調制器包括一調制率模塊，該調制率模塊用于設置相位調制器的調制率，并在調制周期中，使相位差值按照調制率在最小和最大的差值之間周期性變換。
[0018]其中，較佳方案是:還包括一演算單元，其用于計算出調制周期，該演算單元與相位調制器連接，其用于滿足不同電路對調制頻率的要求。
[0019]其中，較佳方案是:該展頻率調節單元包括控制電路，該控制電路包括第一控制輸入端和第二控制輸入端。
[0020]其中，較佳方案是:該控制電路還包括與第一控制輸入端連接的第一展頻調節電阻，和與第二控制輸入端連接的第二展頻調節電阻。
[0021]其中，較佳方案是:還包括一個電阻分壓網絡，其與展頻單元連接，其用于調節展頻單元的輸出幅值。
[0022]本發明解決其技術問題所采用的技術方案是，提供一種產生展頻時鐘信號的方法，包括步驟:
[0023]S1、設置展頻率；
[0024]S2、根據展頻率將接收到的時鐘信號進行相位調制，降低時鐘信號基波和時鐘信號諧波的信號頻譜幅值，并輸出展頻時鐘信號。
[0025]其中，較佳方案是，在步驟SI中還包括步驟:
[0026]S21、根據展頻率，將時鐘信號進行初步調制，產生具有相位差的調制時鐘信號；
[0027]S22、檢測調制時鐘信號的相位差值，同時確定調制周期，并使相位差值在調制周期中有序排列，產生展頻時鐘信號。
[0028]其中，較佳方案是，在步驟S21中有序排列的方式是:設置調制率，并在調制周期中，使相位差值按照調制率在最小和最大的差值之間周期性變換。
[0029]本發明的有益效果在于，與現有技術相比，本發明通過設計一種用于抑制晶振電路EMI發射的展頻裝置和產生展頻時鐘信號的方法，從時鐘源頭對EMI發射進行抑制，降低晶振時鐘基波及諧波的信號頻譜幅值，從而快速有效的解決晶振時鐘的EMI發射問題，提高晶振時鐘EMI的抑制效果，保持信號的完整性；同時，展頻裝置可直接設置在晶振電路上，結構簡單，成本低。
【附圖說明】
[0030]下面將結合附圖及實施例對本發明作進一步說明，附圖中:
[0031]圖1是現有技術的晶振的電路連接圖；
[0032]圖2是本發明時鐘源與展頻裝置的結構框圖；
[0033]圖3是本發明時鐘源與展頻裝置的具體結構框圖；
[0034]圖4是本發明時鐘源與展頻裝置的電路圖；
[0035]圖5是本發明時鐘信號調制前的波形圖；
[0036]圖6是本發明時鐘信號調制后的波形圖；
[0037]圖7是本發明時鐘信號調制前的頻譜圖；
[0038]圖8是本發明時鐘信號調制后的波形圖；
[0039]圖9是本發明產生展頻時鐘信號的方法框圖；
[0040]圖10是本發明相位調制的方法框圖。
【具體實施方式】
[0041]現結合附圖，對本發明的較佳實施例作詳細說明。
[0042]如圖2所示，本發明提供一種展頻裝置的優選實施例，其中圖2是時鐘源與展頻裝置的結構框圖。
[0043]—種電磁兼容的展頻裝置，包括展頻單元10和展頻率調節單元20，展頻單元10分別與時鐘源30和展頻率調節單元20連接，時鐘源30將時鐘信號發送到展頻單元10中，展頻單元10將時鐘信號進行相位調制，輸出展頻時鐘信號。
[0044]具體地，展頻率調節單元20用于設置展頻單元10的展頻率，提高電路兼容性；展頻單元10根據展頻率將時鐘信號進行相位調制，降低時鐘信號基波和時鐘信號諧波的信號頻譜幅值，并輸出展頻時鐘信號，用于抑制時鐘源30的EMI發射。
[0045]本實施例中的展頻單元10，可直接設置在時鐘源30和處理器40之間，降低時鐘源30的EMI發射，快速解決EMI過高的問題；同時無需將原有電路重新設計，減少工作量，降低成本，有利于降低產品的EMI。
[0046]如圖3和圖4所示，本發明提供一種展頻裝置的較佳實施例，其中圖3是時鐘源與展頻裝置的具體結構框圖，圖4是時鐘源與展頻裝置的電路圖。
[0047]展頻單元10包括相位產生器11和相位調制器12，相位產生器11的輸入端與時鐘源30連接，相位產生器11的輸出端與相位調制器12連接，相位產生器11的展頻率控制端或展頻率輸入端與展頻率調節單元20連接，相位調制器12的輸出端與處理器40連接。
[0048]具體地，相位產生器11根據已設展頻率，將接收到的時鐘信號進行初步調制，產生具有相位差的調制時鐘信號，并輸出到相位調制器12中；相位調制器12接收相位產生器11輸出的調制時鐘信號，并檢測調制時鐘信號的相位差值，同時確定調制周期，并使相位差值在調制周期中有序排列，產生展頻時鐘信號。
[0049]進一步地，展頻單元10還包括一演算單元13，其用于計算出調制周期，演算單元13與相位調制器12連接，其中，調制周期是展頻時鐘信號的周期。
[0050]本實施例中，相位產生器11與展頻率調節單元20的工作方式包括兩種:
[0051]1、相位產生器11的展頻率由展頻率調節單元20提供，故相位產生器11包括一展頻率輸入端，展頻率調節單元20通過展頻率輸入端與相位產生器11連接，用于設置相位產生器11的內部展頻率，具體為:相位調制器12包括一調制率模塊121，調制率模塊121用于設置相位調制器12的調制率，并在調制周期中，使相位差值按照調制率在最小和最大的差值之間線性變換；
[0052]2、相位產生器11內部產生展頻率，故相位產生器11包括一展頻率控制端，展頻率調節單元20通過展頻率控制端與相位產生器11連接，用于設置相位產生器11的內部展頻率。
[0053]根據上述相位產生器11與展頻率調節單元20第二種方式，可知，展頻率調節單元20包括控制電路21，控制電路21包括第一控制輸入端和第二控制輸入端。其中，控制電路21還包括與第一控制輸入端連接的第一展頻調節電阻，和與第二控制輸入端連接的第二展頻調節電阻。
[0054]具體地，并參考圖4，主IC的引腳6和引腳7與主IC內部的展頻率調節單元20連接(圖4未顯示)，主IC的引腳6和引腳7有與主IC外部