一種振蕩電路的制作方法
【技術領域】
[0001]本發明涉及集成電路領域，特別涉及一種振蕩電路。
【背景技術】
[0002]在大規模數字集成電路中，時鐘信號已成為必不可少的部分。時鐘信號可以通過振蕩電路輸出的振蕩信號產生，在這些數字系統電路中，常用的振蕩電路有三種:環形振蕩電路、晶體振蕩電路和RC (電阻-電容)振蕩電路。
[0003]環形振蕩電路的振蕩范圍很寬、穩定度較高，但環形振蕩電路對電源的噪聲很敏感、布局尺寸面積較大。晶體振蕩電路頻率很準，而且工作穩定，其精度只與所選擇的晶體器件固有頻率有關，但是晶體振蕩電路的功耗很大、價格高，不能集成在芯片的內部。RC振蕩電路由于其結構簡單、成本較低和易于集成等優點而被廣泛應用于集成電路。
[0004]如圖1所示的一種現有技術的振蕩電路，包括:充放電單元100、第一比較單元101、第二比較單元102、鎖存單元103、以及整形單元104。
[0005]繼續參考圖1:
[0006]充放電單元100包括充電電流輸入端、放電電流輸出端、電平輸出端及電容元件CO,充電電流輸入端連接至充電電流Iin,放電電流輸出端連接至放電電流lout,電平輸出端輸出電平Vs。充電電流輸入端和放電電流輸出端的聯接點11與充電電流輸入端之間通過開關管kl連接，聯接點11與放電電流輸出端之間通過開關管k2連接，電容元件CO的一端分別連接至聯接點11及電平輸出端，另一端接地。
[0007]第一比較單元101包括第一正端、第一負端及第一輸出端，第二比較單元102包括第二正端、第二負端及第二輸出端，所述電平輸出端分別連接至所述第一正端及第二正端，所述第一負端連接至第一基準電壓Vl，所述第二負端連接至第二基準電壓V2。
[0008]繼續參考圖1，鎖存單元103包括第一輸入端、第二輸入端、第一電平輸出端和第二電平輸出端，鎖存單元103由相互交叉反饋相連的第一或非門31和第二或非門32構成；第一輸入端連接至第一或非門31的其中一個輸入端，第一或非門31的另一個輸入端與第二電平輸出端相連；第二輸入端連接至第二或非門32的其中一個輸入端，第二或非門32的另一個輸入端與第一電平輸出端相連。
[0009]第一電平輸出端輸出的第一電平CHB和第二電平輸出端輸出的第二電平CH互為反相電平，且第二電平CH用于控制開關管kl的開閉，第一電平CHB用于控制開關管k2的開閉；當第二電平CH為高電平、第一電平CHB為低電平時，開關管kl閉合，開關管k2斷開，當第二電平CH為低電平、第一電平CHB為高電平時，開關管kl斷開，開關管k2閉合。
[0010]繼續參考圖1，整形單元104接收第二電平CH并在輸出端40輸出振蕩電路的輸出信號F0UT，輸出端40也為圖1振蕩電路的輸出端。
[0011]圖1所示的振蕩電路還可以包括充電電流源al和放電電流源a2，充電電流源al連接至充電電流輸入端，并為充電電流輸入端提供充電電流Iin，放電電流源a2連接至放電電流輸入端，并為放電電流輸入端提供放電電流lout。
[0012]在上述結構的振蕩電路工作時，電容元件CO上電壓始終維持在Vl和V2之間，由電荷守恒定律可知:電容元件CO滿足:
[0013]Q=IinXt=(Vl-V2) XC-------(I)
[0014]式(I)中，Q為電容元件CO內的電荷量，Vl為第一比較單元101的翻轉電壓，V2為第二比較單元102的翻轉電壓，C為所述電容元件CO的電容值，因此，可知圖1所示振蕩電路的振蕩周期T為:
[0015]T=2 X t=2 X (V1-V2) X C/I in——(2)
[0016]從式⑵可知，振蕩電路的振蕩周期T與上述電壓(VI和V2)、電流(Iin)及電容(C)有關，但上述電壓(VI和V2)及電流(Iin)分別由電壓源及電流源提供，上述器件的電壓值和電流值都是對工藝敏感的參數，會導致振蕩電路的振蕩周期不穩定，影響振蕩電路的輸出精度。另外，圖1所示的振蕩電路具備兩個比較單元，比較單元會消耗大量能耗，以達到較高的比較速率。因而，現有技術的振蕩電路的能耗較高。

【發明內容】

[0017]本發明技術方案所解決的技術問題是，如何穩定振蕩電路的振蕩周期。
[0018]為了解決上述技術問題，本發明技術方案提供了一種振蕩電路，適于輸出振蕩信號，該振蕩電路包括:第一充放電單元、第二充放電單元、第一反相單元及第二反相單元，所述第一反相單元包括第一節點和第二節點，所述第二反相單元包括第三節點和第四節點；
[0019]所述第一充放電單元適于當所述振蕩信號為第一信號時被充電，以使所述第一節點和第二節點上產生第一電平值和第二電平值；
[0020]所述第二充放電單元適于當所述振蕩信號為第二信號時被充電，以使所述第三節點和第四節點上產生第三電平值和第四電平值；所述第一信號和第二信號互為反相信號；
[0021]所述第一反相單元還包括所述第一節點和第二節點之間的第一正反饋單元，當所述第一電平值接近第一閾值電壓，所述第一反相單元翻轉以在所述第二節點輸出翻轉后的第二電平值；
[0022]所述第二反相單元還包括所述第三節點和第四節點之間的第二正反饋單元，當所述第三電平值接近于第二閾值電壓，所述第一反相單元翻轉以在所述第四節點輸出所述翻轉后的第四電平值；所述振蕩信號基于所述第二電平值和第四電平值。
[0023]可選的，所述振蕩電路還包括:電流單元；
[0024]所述電流單元，分別連接至所述第一充放電單元和第二充放電單元，適于提供第一充放電單元和第二充放電單元的充電電流。
[0025]可選的，所述電流單元包括:電流輸入節點、第一 NMOS管、第二 NMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管、電阻元件、第一電流輸出節點及第二電流輸出節點；
[0026]所述電流輸入節點分別連接至所述第一 NMOS管的漏極和第二 NMOS管的柵極；所述第一 PMOS管柵漏相連，其源極連接至參考電壓，漏極連接至所述第二 NMOS管的漏極；所述電阻元件的一端分別連接至所述第一 NMOS管的柵極和第二 NMOS管的源極，另一端連接至對地電壓；所述第一 NMOS管的源極連接至所述對地電壓；所述第二 PMOS管與所述第一PMOS管鏡像，所述第二 PMOS管的漏極連接至所述第一電流輸出節點；所述第三PMOS管與所述第一PMOS管鏡像，所述第三PMOS管的漏極連接至所述第二電流輸出節點；所述第一電流輸出節點連接至所述第一充放電單元，所述第二電流輸出節點連接至所述第二充放電單元;
[0027]所述第一閾值電壓和第二閾值電壓分別等于所述第一 NMOS管的閾值電壓。
[0028]可選的,所述第一充放電單兀包括:第一充電PMOS管、第一放電NMOS管和第一電容單元；
[0029]所述第一充電PMOS管與第一放電NMOS管共柵且共漏，所述第一充電PMOS管的源極連接至所述第一電流輸出節點；所述第一放電NMOS管的柵極連接至第一充放電信號，漏極連接至所述第一電容單元，源極連接至所述對地電壓；所述第一電容單元的一端連接至參考電壓，另一端分別連接至所述第一放電NMOS管和所述第一節點；
[0030]所述第二充放電單元包括:第二充電PMOS管、第二放電NMOS管和第二電容單元；
[0031]所述第二充電PMOS管與第二放電NMOS管共柵且共漏，所述第二充電PMOS管的源極連接至所述第二電流輸出節點；所述第二放電NMOS管的柵極連接至第二充放電信號，漏極連接至所述第二電容單元，源極連接至所述對地電壓；所述第二電容單元的一端連接至所述參考電壓，另一端分別連接至所述第二放電NMOS管和所述第三節點；所述第一充放電信號和第二充放電信號分別與所述振蕩信號相關。
[0032]可選的，所述第一電容單元包括:第一電容元件；
[0033]所述第一電容元件的一端連接至所述參考電壓，另一端分別連接至所述第一放電NMOS管和所述第一節點；
[0034]所述第二電容單元包括:第二電容元件；
[0035]所述第二電容元件的一端連接至所述參考電壓，另一端分別連接至所述第二放電NMOS管和所述第三節點。
[0036]可選的，所述第一電容單元包括:第一電容PMOS管；
[0037]所述第一電容PMOS管的源漏相連并連接至所述參考電壓，柵極分別連接至所述第一放電NMOS管和所述第一節點；
[0038]所述第二電容單元包括:第二電容PMOS管；
[0039]所述第二電容PMOS管的源漏相連并連接至所述參考電壓，柵極分別連接至所述第二放電NMOS管和所述第三節點。
[0040]可選的，所述第一充放電信號為所述振蕩信號，所述第二充放電信號為所述振蕩信號的反相信號。
[0041]可選的，所述第一反相單元包括第一反相PMOS管、第二反相PMOS管和第一反相NMOS 管；
[0042]所述第一反相PMOS管和第一反相NMOS管的柵極分別連接至所述第一節點，所述第一反相PMOS管和第一反相NMOS管的漏極分別連接至所述第二節點，所述第一反相PMOS管的源極連接至參考電壓，所述第一反相NMOS管的源極連接至對地電壓；所述第二反相PMOS管的柵極連接至所述第二節點，源極連接至所述參考電壓，漏極連接至所述第一節占.
[0043]所述第二反相單元包括第三反相PMOS管、第四反相PMOS管和第二反相NMOS管；
[0044]所述第三反相PMOS管和第二反相NMOS管的柵極分別連接至所述第三節點，所述第三反相PMOS管和第二反相NMOS管的漏極分別連接至所述第四節點，所述第三反相PMOS管的源極連接至參考電壓，所述第二反相NMOS管的源極連接至對地電壓；所述第四反相PMOS管的柵極連接至所述第四節點，源極連接至所述