高速脈動陣列濾波器的系數無縫切換方法
【技術領域】
[0001]本發明涉及寬帶高速數據傳輸技術領域，特別是涉及一種利用高速脈動陣列濾波器處理信號時，濾波器系數的切換方法。
【背景技術】
[0002]對帶寬達到幾百MHz到幾個GHz的寬帶無線通信信號的數字解調分析等處理，離不開數字濾波器。特別是在實現寬帶無線通信信號數字重定時中的插值功能時，高速脈動陣列濾波器的系數切換問題是其中重要的一環。
[0003]高速脈動陣列濾波器的系數切換通常有兩種方法:一是在系數切換期間，停止高速脈動陣列濾波器的計算，待新的濾波器系數切換完成后，重新啟動濾波器計算，并在輸出一定時鐘周期數的無效數據后，開始有效輸出；二是在系數切換期間不停止高速脈動陣列濾波器的計算，而是將系數切換期間和切換之后的一段固定時鐘周期數的計算輸出視為無效并丟棄，在此之后才進行有效數據輸出。這兩種處理方法都會導致有效數據輸出發生停頓，從而造成數據在時間上的不連續，并且不僅會增加整個系統的計算周期開銷，而且會導致控制邏輯復雜度的上升。
【發明內容】
[0004]本發明要解決的技術問題是，提供一種高速脈動陣列濾波器的系數無縫切換方法，能夠在高速脈動陣列濾波器運算不停止的情況下切換新的系數，并且保證計算輸出有效數據的連續性，同時避免了計算周期開銷和控制邏輯復雜度的增加。
[0005]本發明的技術方案是:
[0006]本發明利用高速脈動陣列濾波器和系數無縫切換模塊實現。其中，系數無縫切換模塊包括控制單元、獨立雙端口 RAM(Radom_access Memory,隨機訪問存儲器)、寄存器組和鎖存器組。寄存器組和鎖存器組的級數均與高速脈動陣列濾波器的抽頭數(定義抽頭數為N)相同。控制單元的輸入端接收來自外部的系數切換指令，控制單元的輸出端分別與獨立雙端口 RAM、寄存器組和鎖存器組的控制端相連接。獨立雙端口 RAM的寫端口接收外部系數輸入。寄存器組中的寄存器依次串行連接，寄存器組的第一級寄存器的輸入端與獨立雙端口 RAM的讀端口連接。鎖存器組中的每個鎖存器的輸入端與寄存器組中的同級寄存器的輸出端相連接。鎖存器組中的每個鎖存器的輸出與高速脈動陣列濾波器的同級抽頭乘法器相連。
[0007]高速脈動陣列濾波器的系數無縫切換時，包括下述步驟:
[0008]第一步，將事先預備的候選系數寫入獨立雙端口 RAM，或者將外部實時計算的系數寫入獨立雙端口 RAM ；
[0009]第二步，控制單元接收到外部系數切換指令后，控制獨立雙端口 RAM將要切換的N個系數串行輸出至數據寄存器組的第一個寄存器，同時寄存器組從第一個寄存器開始同步向下一級寄存器做移存操作；
[0010]第三步，在寄存器組的最后一級寄存器完成移存操作之后，獨立雙端口 RAM的讀端口停止讀操作；
[0011]第四步，寄存器組從第一級寄存器開始，在N個連續時鐘周期內，依次將數據輸入同級的鎖存器。
[0012]本發明的有益效果是:①切換系數的過程不需要高速脈動陣列濾波器計算的停頓或者增加高速脈動陣列濾波器的無效輸出數據，減少了計算周期的損耗和控制邏輯復雜度的上升；②獨立雙端口 RAM可以同時滿足實時計算和事先存儲兩種系數產生模式；③僅通過寄存器組和移存器組的操作來保證有效數據輸出的連續性，操作簡便；④適用于數字信號的變系數高速濾波處理。
【附圖說明】
[0013]圖1是本發明的高速脈動陣列濾波器的系數無縫切換方法實現框圖；
[0014]圖2是包含系數切換過程的陣列濾波器輸出信號仿真圖。
【具體實施方式】
[0015]下面結合圖1和圖2來詳細說明本發明的高速脈動陣列濾波器的系數無縫切換方法。
[0016]圖1中右側虛框內為高速脈動陣列濾波器，設高速脈動陣列濾波器共有N個抽頭，則其乘加結構共有N級，每一級乘加結構的延遲為2個時鐘周期，每相鄰兩級之間的輸入延遲為2個時鐘周期。左側虛框內為系數無縫切換模塊，包括獨立雙端口 RAM、控制模塊、寄存器組和鎖存器組。控制單元接收來自外部的系數切換指令，并且分別與獨立雙端口 RAM、寄存器組和鎖存器組相連接。獨立雙端口 RAM的寫端口可以隨時寫入外部實時計算或者候選的濾波器系數，獨立雙端口 RAM的讀端口與寄存器組的第一級寄存器!\的輸入端相連。寄存器組從第一級寄存器T1至第N級寄存器T N依次串行連接成移存結構。鎖存器組包含N個數據鎖存器(鎖存器&至鎖存器R N)，按照寄存器!\輸出連接鎖存器R i輸入，寄存器T 2輸出連接鎖存器R2輸入，…，寄存器Tn輸出連接鎖存器Rn輸入的方式與寄存器組連接，各個鎖存器的輸出連接到高速脈動陣列濾波器的同級抽頭乘法器(乘法器Tap I到乘法器TapN)的系數輸入端，即鎖存器&輸出連接乘法器Tap I系數輸入，鎖存器R 2輸出連接乘法器Tap 2系數輸入，…，鎖存器&輸出連接乘法器Tap N系數輸入。
[0017]無縫系數切換的操作過程為:
[0018]①獨立雙端口 RAM通過寫端口存儲外部實時計算的濾波器系數或事先預備好的濾波器系數。
[0019]②控制單元接收到來自外部的系數切換指令后，發出控制指令給獨立雙端口 RAM的讀端口，獨立雙端口 RAM的讀端口則串行連續讀出濾波器系數至第一級寄存器T1，讀出的系數順序為降序，即對應乘法器Tap N至乘法器Tap I的系數。同時寄存器組進行移存操作，數據移存方向為寄存器!\至寄存器T 2、寄存器1~2至寄存器T 3、…、寄存器Tim至寄存器Tn中。
[0020]③當從獨立雙端口 RAM中讀出的第一個濾波器系數移存到寄存器1時，寄存器組的移存操作停止，同時獨立雙端口 RAM中的讀端口停止讀操作，并在下一個時鐘周期開始鎖存器組的鎖存操作。
[0021]④鎖存器組的鎖存器按照從鎖存器&至鎖存器R ,的順序依次延遲一個時鐘周期鎖存來自對應寄存器中的系數，按照鎖存器組與高速脈動陣列濾波器的連接關系，每個系數在鎖存之后立即輸出至同級的乘法器系數輸入端，并自動加入到高速脈動陣列濾波器的濾波運算當中。
[0022]圖2是包含系數切換過程的高速脈動陣列濾波器輸出信號的仿真波形。橫軸為采樣時刻，縱軸為高速脈動陣列濾波器的輸出數據值。高速脈動陣列濾波器實現兩種低通濾波器功能，即通過兩組系數的切換實現兩種不同的低通濾波器，兩種低通濾波器通帶均為50MHz?高速脈動陣列濾波器抽頭數為16。輸入信號是一個正弦信號，頻率為20MHz，輸入信號采樣率為200MSpS。系數切換從第512點開始，從圖中可以看出濾波器輸出信號波形是連續的，沒有出現斷點和停頓點。上述實驗證明，采用本發明可以實現高速脈動陣列濾波器的系數無縫切換。
【主權項】
1.一種高速脈動陣列濾波器的系數無縫切換方法，利用高速脈動陣列濾波器和系數無縫切換模塊實現，其特征在于， 其中，系數無縫切換模塊包括控制單元、獨立雙端口 RAM、寄存器組和鎖存器組；寄存器組和鎖存器組的級數均與高速脈動陣列濾波器的抽頭數N相同；控制單元的輸入端接收來自外部的系數切換指令，控制單元的輸出端分別與獨立雙端口 RAM、寄存器組和鎖存器組的控制端相連接；獨立雙端口 RAM的寫端口接收外部系數輸入；寄存器組中的寄存器依次串行連接，寄存器組的第一級寄存器的輸入端與獨立雙端口 RAM的讀端口連接；鎖存器組中的每個鎖存器的輸入端與寄存器組中的同級寄存器的輸出端相連接；鎖存器組中的每個鎖存器的輸出與高速脈動陣列濾波器的同級抽頭乘法器相連； 高速脈動陣列濾波器的系數無縫切換時，包括下述步驟: 第一步，將事先預備的N個系數寫入獨立雙端口 RAM，或者將外部實時計算的N個系數寫入獨立雙端口 RAM ； 第二步，控制單元接收到外部系數切換指令后，控制獨立雙端口 RAM將要切換的N個系數串行輸出至數據寄存器組的第一個寄存器，同時寄存器組從第一個寄存器開始同步向下一級寄存器做移存操作； 第三步，在寄存器組的最后一級寄存器完成移存操作之后，獨立雙端口 RAM的讀端口停止讀操作； 第四步，寄存器組從第一級寄存器開始，在N個連續時鐘周期內，依次將數據輸入同級的鎖存器； 鎖存器的輸出即為高速脈動陣列濾波器同級抽頭乘法器的系數。
【專利摘要】本發明提供一種高速陣列濾波器的系數無縫切換技術，能夠保證系數切換不影響濾波器輸出數據信號的連續性，減少了計算周期的損耗和控制邏輯復雜度的上升，適用于寬帶信號的變系數高速濾波處理。本發明的技術方案是：①將高速陣列濾波器的各種變化的系數事先準備好，或提前實時計算新的系數，存儲在獨立雙端口RAM當中；②獨立雙端口RAM一端為系數寫入端口，另外一端為對陣列濾波器的家在端口；③系數的加載為串行結構；④通過不同抽頭系數的時鐘周期延遲和所存來完成系數的加載，并保證濾波器輸出數據的連續性。
【IPC分類】H03H17-02
【公開號】CN104682920
【申請號】CN201510104258
【發明人】楊軍, 高凱, 朱江, 鄒建彬, 周資偉, 盧樹軍, 王世練, 張煒, 葉劍民, 張爾揚
【申請人】中國人民解放軍國防科學技術大學
【公開日】2015年6月3日
【申請日】2015年3月10日