專利名稱：具有穩定增益斜率的半導體電路的制作方法
技術領域：
本發明涉及半導體電路，特別是涉及一種CATV(有線電視)混合集成電路(HIC)中所用的半導體電路。
在CATV所用的HIC(混合集成電路)寬帶放大器中，放大器的許多級是通過同軸電纜串接起來的，為了修正同軸電纜的特性損失，必須在所使用的全頻帶范圍內建立所要求的增益斜率。增益斜率是指在頻帶寬度內增益隨頻率的增高而增大。
近年來，因為所使用的頻帶寬度已擴展到更高的頻率，在所使用的頻帶寬度內實現所要求的增益斜率變得更為困難。


圖1和圖2是表示現有技術如日本實用新型公開申請No.85810/83中披露的為實現所要求的增益斜率而采用的電路結構的電路圖。
在圖1和圖2所示的電路中，采用設在偏壓反饋電路中的電感L101和設在晶體管Tr101的基極和發射極之間的電容C102，形成并聯諧振電路。另外，為控制諧振電路的Q值，在晶體管Tr101的基極和發射極之間設有與電容C102串聯的阻尼電阻R106。
在以上述方法構成的電路中，可通過改變電路L101和電容C102的元件常數，使諧振頻率改變，從而調節峰值頻率。
圖3和圖4是表示現有技術如日本專利公開No.264404/89中披露的為實現所要求的增益斜率而采用的電路結構的電路圖。
在圖3所示的電路中，電容C112和電感L111在設置在兩個放大器電路之間的級間電路中形成一串聯諧振電路，而在圖4所示的電路中，設有FET(場效應晶體管)Tr113，使電感L111并聯在源極和漏極之間，電感L111和在FET Tr113的源極和漏極之間的電容形成一并聯諧振電路。
在以上述方法構成的電路中，通過改變柵極偏壓而使FET Tr113的源極和漏極之間的電容發生變化，從而調節峰值頻率。
但是，現有技術中的上述電路有下面一些缺點(1)在圖1和圖2所示的電路中，峰值頻率的調節是通過改變電感L101和電容C102的元件常數而使諧振頻率改變實現的，但因為電感L101和電容C102設置在反饋電路中，輸入端和輸出端的阻抗隨峰化量的大小而變化。
因此，所形成的電路具有三個因素輸入阻抗、輸出阻抗和增益斜率，這就使設計和調整需要相當多的時間，且比較麻煩。
(2)在圖3和圖4所示的電路中，通過改變柵偏壓使FET的源極和漏極之間的電容改變，從而改變諧振頻率以調節峰值頻率。所以，這些電路要求一可變的偏壓，使柵偏壓能夠改變。這些電路還要求附帶提供一個FET。結果是電路的大小和成本都增加了。
另外，在圖3所示電路中，為改變諧振頻率，處于有源元件之間的電容C112和電感L111也必須改變，有增益作用的元件之間的失配也容易引起特性方面的問題，如振蕩和不穩定性問題。
本發明的目的是提供一種半導體電路，它能實現穩定的增益斜率，而不增加電路的尺度或不需要為修正阻抗而花費額外的時間。
在本發明中，為在特定頻率形成類峰，并使增益斜率有一個符合要求的傾斜度，例如1dB或其以上的傾斜度，把諧振電路設計在反饋環路的外部。因此，在設計電路時，不必考慮振蕩的發生。
另外，在把諧振電路設計在反饋環路的輸出級的情況下，阻抗的改變也只是在輸出端發生，而在輸入端則不會發生阻抗的改變。所以，電路的設計和調整只需考慮兩個因素，而不必考慮輸入端，因而簡化了調整工作。
最后，本發明不需要擴大電路的尺度，因為不需要附加有源元件。
本發明的上述和其它目的、特征和優點，在下面結合附圖對本發明的幾個最佳實施例的說明中可明顯地表現出來。
圖1是表示日本實用新型公開申請No.85810/83中披露的現有技術中為實現所要求的增益斜率而采用的電路結構圖。
圖2是表示日本實用新型公開申請No.85810/83中披露的現有技術中為實現所要求的增益斜率而采用的電路結構圖。
圖3是表示日本專利公開No.264404/89中披露的現有技術中為實現所要求的增益斜率而采用的電路結構圖。
圖4是表示日本專利公開No.264404/89中披露的現有技術中為實現所要求的增益斜率而采用的電路結構圖。
圖5是表示根據本發明的第一實施例的半導體電路圖。
圖6表示包含電路分量的芯片電感結構的一個例子。
圖7是圖6所示的芯片電感的等效電路圖。
圖8表示諧振電路未加入圖5所示電路時的頻率一增益特性。
圖9表示圖5所示電路的頻率一增益特性。
圖10是表示根據本發明的第二實施例的半導體電路圖。
圖11是表示根據本發明的第三實施例的半導體電路圖。
圖12是表示根據本發明的第四實施例的半導體電路圖。
圖13是表示根據本發明的第五實施例的半導體電路圖。
第一實施例圖5是表示根據本發明第一實施例的半導體電路圖。這個電路只是本發明半導體電路的交流部分。
如圖5所示，本實施例的構成包括FET Q1，其柵極端子與輸入端子相連，它的源極端子接地；電阻R1和電容C1，串聯于FET Q1的漏極端子和柵極端子之間；電容C2和電感L1，并聯于FET Q1的輸出端子和漏極端子之間；其中，FET Q1，電阻R1和電容C1形成反饋環路。這個反饋環路是為了保持頻帶和阻抗設置的。
在按照上面的說明構成的半導體電路中，尖峰是由諧振引起的，而諧振是由電感L1和電容C2引起的。因此，通過改變這個電感L1和電容C2的元件常數，諧振頻率可被改變，就增益來說，可以實現所期望的例如1dB或其以上的斜率。
在這個實施例中，雖然阻抗因構成電路的元件的常數改變而改變，但由于產生諧振的電路設計在反饋環路的外部，所以，僅僅是輸出端的阻抗經受變化，而輸入端的阻抗不會改變。因此，與圖1和圖2所示的輸入和輸出兩端的阻抗都會變化的電路相比較，這個實施例在設計和調整時，所需的時間和麻煩都會減少。
這個發明也能省去為改變圖3和圖4所示的FET的偏壓而對可變偏壓的需要，因為簡單地通過改變元件常數，就可以使諧振頻率改變，因此，不增加電路的尺度，增益就得以傾斜。另外，因為級間元件的元件常數不變，由阻抗失配引起的振蕩不會發生。
在這個實施例中，雖然電路L1和電容C2是并聯的，如果把這些元件串聯起來，同樣地也能實現尖峰。
在如上所述的半導體電路中，由電感L1和電容C2所組成的諧振電路，也可以僅由包含電容分量的芯片電路構成。
圖6所示的包含電容分量的芯片電感結構的一個例子，圖7是圖6所示的芯片電感的等效電路圖。
如圖6所示，這個例子中的芯片電感含有內部導體，這些內部導體在陶瓷單元中以螺簧的形式鏈接為許多層，組成為L分量，陶瓷單元中的導體之間的部分構成為C分量。由此形成包含L分量和C分量的諧振電路，如圖7所示。
圖8所示為諧振電路未被加入圖5所示電路時的頻率一增益特性，圖9所示為圖5所示電路的頻率一增益特性。
如圖9所示，圖5所示的電路可在所要求的頻帶內實現例如1dB或其以上的斜度的增益斜率。第二個實施例圖10是表示根據本發明的第二實施例的半導體電路圖。這個電路只是這個發明的半導體電路的交流部分。
如圖10所示，這個實施例的構成包括FET Q1，其柵極端子與輸入端子相連，源極端子接地；電阻R1和電容C1，串聯于FET Q1的漏極端子和柵極端子之間；FET Q2，其柵極端子與FET Q1的漏極端子相連，源極端子接地；電阻R2和電容C3，串聯于FET Q2的漏極端子和柵極端子之間；電容C2和電感L1，并聯于輸出端子和FET Q2的漏極端子之間；其中，FET Q1，電阻R1和電容C1形成一個第一反饋環路；FET Q2，電阻R2和電容C3形成一個第二反饋環路。
由上述方法構成的半導體電路中，產生諧振的電路設置在反饋環路的外部，因此，僅僅是輸出端的阻抗改變，而輸入端的阻抗不變，如在第一實施例中所述的電路那樣。這種結構可以使設計和調整電路時所需要的時間和麻煩減少。第三實施例在圖10所示的電路中，雖然形成了兩個反饋環路，但只用兩個環路中的一個也可以得到同樣的效果。
圖11是表示根據本發明的第三個實施例的半導體電路圖。這個電路只是這個發明的半導體電路中的交流部分。
如圖11所示，在這個實施例中，由電感L1和電容C2構成的諧振電路，設計在由FET Q1、電阻R1和電容C1構成的反饋環路的外部。因此，只有輸出端的阻抗改變，輸入端的阻抗則不會改變，因而可減少設計和調整電路時所需要的時間和麻煩。
雖然在這個實施例中，反饋環路是由FET Q1，電阻R1和電容C1構成的，如果諧振電路設計在反饋環路的外部，那么，利用FET Q2形成反饋環路，也能得到同樣的效果。第四個實施例在圖10所示的電路中，即使反饋環路是從FET Q2的漏極端子至FETQ1的柵極端子實現反饋，也能得到同樣的效果。
圖12是表示根據本發明的第四個實施例的半導體電路圖。
在圖12所示的實施例中，只有輸出端的阻抗改變，輸入端的阻抗則不會改變，因為由電感L1和電容C2構成的諧振電路設計在由FET Q1和Q2，電阻R1和電容C1構成的反饋環路的外部。所以這個實施例可減少設計和調整時所需要的時間和麻煩。
雖然前面在這個實施例中，已經敘述過用FET形成兩級連接的電路，但本發明并不局限于用兩個FET，在用多個FET連接成多級的情況下，只要把諧振電路設計在反饋環路的外部，也能得到同樣的效果。第五實施例圖13是表示根據本發明的第五個實施例的半導體電路圖。
如圖13所示，在這個實施例中，輸入信號被分解為兩個不同的信號，這兩個被分解的信號各自被放大器電路12和13放大，然后，被放大器12和13放大的部分再被合成并被輸出。
通過電容C34和C35接地的變壓器T1，被設置作為分布裝置，把從輸入端子1輸入的信號分解為兩個不同相位的信號，通過電容C37接地的變壓器T2被設置作為合成裝置，把被放大器12和13放大的兩個信號合成。
放大器電路12的構成包括FET Q11-Q13，為多級連接；熱敏電阻Rt11和電阻R13，并聯在一起作為第二FET,FET Q11的柵極電阻；電感L13，設置在FET Q11的柵極端子和熱敏電阻Rt11與電阻R13的一個連接點之間；電路R11，電容C11和熱敏電阻Rt12，串聯在FET Q12的柵極端子即放大器電路12的輸入端與FET Q12的漏極端子之間；電路R12和電容C12，串聯在FET Q12的漏極端子和設定的電位之間；電容C13，連接在FET Q12的漏極端子和熱敏電阻Rt11與電阻R13的另一個連接點之間；電感L11和電阻R17，串聯在FET Q12的漏極端子和FET Q11的源極端子之間；電容C15，連接在電感L11與電阻R17之間的連接點和設定的電位之間；電阻R14，電容C14和熱敏電阻Rt13，串聯在FET Q12的漏極端子和FET Q13的漏極端子之間；電阻R16，連接FET Q13的柵極端子；電阻R15，電感L12和電容C16，并聯在FET Q13的漏極端子和放大器電路12的輸出端子之間；FET Q11的漏極端子和FET Q13的源極端子相連。
放大器電路13的構成包括FET Q21-Q23，為多級連接；熱敏電阻Rt21和電阻R23，并聯在一起作為第二FET,FET Q21的柵極電阻；電感L23，設置在FET Q21的柵極端子和熱敏電阻Rt21與電阻R23的一個連接點之間；電阻R21，電容C21和熱敏電阻Rt22，串聯在FET Q22的柵極端子即放大器電路13的輸入端和FET Q22的漏極端子之間；電阻R22和電容C22，串聯在FET Q22的漏極端子和設定的電位之間；電容C23，連接在FET Q22的漏極端子和熱敏電阻Rt21與電阻R23之間的另一個連接點之間；電感L21和電阻R27，串聯在FET Q22的漏極端子和FET Q21的源極端子之間；電容C25，連接在電感L21與電阻R27之間的連接點與設定的電位之間；電阻R24，電容C24和熱敏電阻Rt23，串聯在FET Q22的漏極端子和FET Q23的漏極端子之間；電阻R26，連接FET Q23的柵極端子；電阻R25，電感L22和電容C26，并聯在FET Q23的漏極端子和放大器電路13的輸出端子之間；FET Q21的漏極端子和FET Q23的源極端子相連。
FET Q13的柵極端子和FET Q23的柵極端子通過電阻R16和R26相連。
變壓器T1的輸入端設有電容C33和電感L31，串聯在變壓器T1和輸入端子1之間；電容C31和電阻R31，串聯在電容C33與電感L31之間的連接點和設定的電位之間；電容C32，連接在電容C33與電感L31之間的連接點和設定的電位之間。在變壓器T2的輸出端設有電感L32和電容C39，串聯在變壓器T2和輸出端子2之間；電容C38，連接在電感L32與電容C39的連接點和設定的電位之間。
另外，在放大器電路12和放大器電路13之間設有電阻R41，連接在FET Q11的源極端子和FET Q21的源極端子之間；電阻R39和R40，串聯在FET Q11的柵極端子和FET Q21的柵極端子之間；電阻R33和R34，串聯在電阻R39與R40之間的連接點和變壓器T1之間；電阻R32，熱敏電阻Rt31和Rt32，串聯在電阻R33與變壓器T1之間的連接點和設定的電位之間；電阻R35，連接在設定的電位和電阻R34與電阻R39、電阻R40之間的連接點之間；電阻R37，連接在FET Q12的源極端子和FET Q22的源極端子之間；電阻R36，連接在FET(12的源極端子和設定的電位之間；電阻R38，連接在FET Q22的源極端子和設定的電位之間；電阻R42和R43，連接在變壓器T2和電阻R16與電阻R26之間的連接點之間；電阻R44和電容C40，并聯在設定的電位和R42與R43之間的連接點之間；電容C36，連接在設定的電位和R42與變壓器T2之間的連接點之間；電源電壓Vdd施加在電阻R33和電阻R34的連接點上，同時也施加在電阻R42和變壓器T2的連接點上。
熱敏電阻Rt11,Rt21和Rt31是熱敏電阻元件，它們的電阻值以負溫度特性隨環境溫度變化，熱敏電阻Rt12,Rt13,Rt22,Rt23和Rt32是熱敏電阻元件，它們的電阻值以正溫度特性隨環境溫度變化。
根據前述方法構成的半導體電路中，由電感L12和電容C16產生的諧振(同樣地，由電感L22和電容C26產生的諧振)引起尖峰。因此，通過改變這個電感L12和電容C16(同樣地，通過改變電感L22和電容C26)的元件常數，可以改變諧振頻率，還有，通過用于Q阻尼的電阻R15和R25，可以控制Q值，因而增益可以設定為具有1dB或其以上的斜率。
在這個實施例中，由于電路組成元件的常數變化，阻抗會改變，但只是輸出端阻抗改變，輸入端阻抗并不改變。這是因為在放大器電路12中，由電感L12和電容C16組成的諧振電路被設置在用FET Q11-Q13形成的反饋環路的外部，在放大電路13中，由電感L22和電容C26組成的諧振電路，被設置在用FET Q21-Q23形成的反饋環路的外部。
所以，實施例能使電路設計和調整中所用的時間和麻煩減少。
另外，通過改變元件常數來修改諧振頻率，就免去了為改變FET的柵極偏壓所需要的可變偏壓，因此，可以設定增益的斜率而不增加電路的尺度。還有，由于不在級間元件中改變元件常數，所以不會發生因阻抗失配引起的振蕩。
在這個實施例中，具有負溫度特性的熱敏電阻Rt11和Rt21，分別被提供為FET Q11和Q21的柵極電阻。
因此，在放大器電路12中，在由電感L12和電容C16所組成的諧振電路中環境溫度在增益斜率對增益特性的擾動，可以被環境溫度對由電容C13，熱敏電阻Rt11和電感L13所組成的電路的Q值的擾動所抵消，因而，從放大器電路12輸出的增益斜率的斜度，不論環境溫度如何的變化，可以保持統一。
同樣地，在放大器電路13中，在由電感L22和電容C26所組成的諧振電路中，在增益斜率環境溫度對增益特性方面的擾動，可以被環境溫度對由電容C23，熱敏電阻Rt21和電感L23所組成的電路的Q值的擾動所抵消，因而從放大器電路13輸出的增益斜率的斜度可以不管環境溫度如何變化而保持統一。
在這個實施例中，熱敏電阻Rt31和Rt32串聯在設定的電位和電阻R33與變壓器T1之間的連接點之間。
結果是，在設定溫度附近的電流為最小值，隨著環境溫度從設定溫度下降時，電路電流增加，而環境溫度從設定溫度上升時，電路電流也隨之增加，因此可防止因溫度變化而導致失真特性的惡化。
另外，在這個實施例中，阻值為10-100Ω的電阻R43被設置在電阻R42和電阻R16與電阻R26之間的連接點之間，電容C40被設置在設定的電位和電阻R42與電阻R43之間的連接點之間，這些元件的電路常數根據終端條件來設定。
因此，在圖中的A點發生電位起伏的情況下，電位的起伏(波動)被電阻R43吸收，而不會產生固定的波動，因而可以防止由固定波動引起的平穩失真(主要是CSO)所招致的特性惡化。
本發明的最佳實施例已用具體的術語作了敘述，這種敘述僅是為了舉例說明，應當理解的是，在不偏離本發明權利要求范圍的情況下，可以有所修改和變化。
權利要求
1.一種半導體電路，其特征在于，它包括一個放大器電路，以放大和輸出交流信號；一個反饋環路，它從所述放大器的輸出端向輸入端反向饋送；和一個諧振電路，它處于所述反饋環路的外部。
2.一種半導體電路，其特征在于，它包括一組多級連接的多元放大器電路，一個反饋環路，它從所述多元放大器電路中的至少一個放大器電路的輸出端向輸入端反向饋送；和一個諧振電路，處于所述反饋環路的外部。
3.一種半導體電路，其特征在于，它包括一組多級連接的多元放大器電路，一個反饋環路，它從所述多元放大器電路中的最后一級放大器電路的輸出端向第一級放大器電路的輸入端反向饋送；和一個諧振電路，處于所述反饋環路的外部。
4.一種半導體電路，其特征在于，它包括一個分布裝置，將通入輸入端子輸入的信號分布解為不同相位的兩個信號；第一和第二放大裝置，帶有反饋環路，多元電阻元件和連接為多級的FET，所述第一和第二放大裝置用來分別放大由所述分布裝置分解的信號；合成裝置，用以合成被所述第一和第二放大裝置放大的兩個信號，并輸出結果；和一個諧振電路，處于所述反饋環路的外部。
5.根據權利要求1所述的半導體電路，其特征在于，其中，所述諧振電路被設置在所述反饋環路的輸出級。
6.根據權利要求2所述的半導體電路，其特征在于，其中，所述諧振電路被設置在所述反饋環路的輸出級。
7.根據權利要求3所述的半導體電路，其特征在于，其中，所述諧振電路被設置在所述反饋環路的輸出級。
8.根據權利要求4所述的半導體電路，其特征在于，其中，所述諧振電路被設置在所述反饋環路的輸出級。
9.根據權利要求1所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
10.根據權利要求2所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
11.根據權利要求3所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
12.根據權利要求4所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
13.根據權利要求5所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
14.根據權利要求6所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
15.根據權利要求7所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
16.根據權利要求8所述的半導體電路，其特征在于，其中，所述諧振電路由一個電容和一個電感元件組成。
17.根據權利要求1所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
18.根據權利要求2所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
19.根據權利要求3所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
20.根據權利要求4所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
21.根據權利要求5所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
22.根據權利要求6所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
23.根據權利要求7所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
24.根據權利要求8所述的半導體電路，其特征在于，其中，所述諧振電路由一個帶有電容分量的電感元件組成。
全文摘要
本發明能夠實現穩定的增益斜率,而無需增加電路尺度或者為修正阻抗耗費額外的時間和工作。由電容和電感構成的諧振電路設置在輸出級反饋環路的外部,使特定頻率處實現尖峰,并使增益斜率具有要求的斜度,例如1dB或1dB以上。
文檔編號H03F1/08GK1219023SQ98124878
公開日1999年6月9日 申請日期1998年11月27日 優先權日1997年11月27日
發明者角田雄二, 深澤善亮, 田口雄一 申請人:日本電氣株式會社