具有功率限制功能的d類功放芯片和音頻播放設備的制作方法
【專利摘要】本實用新型公開了具有功率限制功能的D類功放芯片和音頻播放設備，其D類功放芯片包括：PWM調制模塊，PWM調制模塊包括用于放大差分音頻信號的差分運算放大器，所述D類功放芯片還包括用于限制差分運算放大器的輸出功率的功率限制模塊；差分運算放大器的正相輸入端連接D類功放芯片的第一輸入端，差分運算放大器的反相輸入端連接D類功放芯片的第二輸入端，功率限制模塊的正輸出端連接差分運算放大器的正相輸出端，功率限制模塊的負輸出端連接差分運算放大器的反相輸出端。本實用新型通過功率限制模塊限制內部差分運算放大器的最低電平，從而限制了D類功放芯片的輸出功率，抑制瞬間大的輸入信號對揚聲器的損壞。
【專利說明】具有功率限制功能的D類功放芯片和音頻播放設備
【技術領域】
[0001]本實用新型涉及電子產品，特別涉及具有功率限制功能的D類功放芯片和音頻播放設備。
【背景技術】
[0002]D類功放稱D類音頻功率放大器，有時也稱為數字功放，它是一種開關型的功放，與傳統的線性功放相比，D類功放具有效率高、發熱少的特點，被廣泛應用于智能電視、智能手機等消費電子領域。
[0003]D類功放基于PWM (Pulse Width Modulation,脈寬調制)模式，將音頻信號與采樣的三角波比較，輸出脈沖寬度與音頻信號幅度成正比例的PWM波形，然后經過驅動器將該PWM波形的幅度放大，再由濾波器還原為放大后的音頻信號驅動揚聲器發出聲音。
[0004]請參閱圖1，在使用時需要由輸入電容Cl、C2提供偏置電壓，在D類功放10放大信號后，通過濾波器20將信號還原驅動揚聲器發出聲音。現有的D類功放10包括:差分運算放大器AMP1、第一比較器CMP1、第二比較器CMP2、第一驅動器和第二驅動器，音頻信號經過差分運算放大器AMPl放大后輸出給第一比較器CMPl和第二比較器CMP2,由第一比較器CMPl和第二比較器CMP2將其與功放內部的三角波發生器產生的三角波信號比較輸出PWM波形，且該PWM波形的脈沖寬度與音頻信號幅度成正比例，所述PWM波形經過第一驅動器和第二驅動器放大后輸出給濾波器，再由濾波器還原為音頻信號驅動揚聲器振動發出聲音。
[0005]上述D類功放一般能正常驅動揚聲器發出聲音,但是當輸入的音頻信號的幅度過大時，經濾波器還原后的音頻信號的幅度如果超過了揚聲器的額定值；或者因輸入音頻信號的電流過大使輸入電容Cl、C2被短路，而導致還原后的音頻信號為一直流分量等異常情況發生時，揚聲器很可能被燒壞。因此有必要限制D類功放內部運算放大器的輸出功率。

【發明內容】

[0006]鑒于上述現有技術的不足之處，本實用新型的目的在于提供一種具有功率限制功能的D類功放芯片和音頻播放設備，能限制D類功放芯片的輸出功率，從而防止揚聲器被損壞。
[0007]為了達到上述目的，本實用新型采取了以下技術方案:
[0008]一種具有功率限制功能的D類功放芯片，包括:
[0009]用于將輸入D類功放芯片的差分音頻信號放大，并與D類功放芯片內部產生的三角波信號比較輸出PWM信號的PWM調制模塊；
[0010]所述PWM調制模塊包括用于放大所述差分音頻信號的差分運算放大器；
[0011]所述D類功放芯片還包括:
[0012]用于限制差分運算放大器的輸出功率的功率限制模塊；
[0013]所述差分運算放大器的正相輸入端連接D類功放芯片的第一輸入端，差分運算放大器的反相輸入端連接D類功放芯片的第二輸入端，所述功率限制模塊的正輸出端連接所述差分運算放大器的正相輸出端，功率限制模塊的負輸出端連接所述差分運算放大器的反相輸出端。
[0014]所述的具有功率限制功能的D類功放芯片中，所述功率限制模塊包括:
[0015]用于產生一反比例電壓的反比電壓生成單元，所述反比例電壓與功率限制模塊的輸入電壓成反比；
[0016]用于限制差分運算放大器輸出的最低電平的箝位單元；
[0017]用于為所述箝位單元提供偏置電壓和生成箝位單元的柵極電壓的控制電壓生成單元；
[0018]所述反比電壓生成單元的輸入端連接D類功放芯片的第三輸入端、反比電壓生成單元的輸出端通過所述控制電壓生成單元連接所述箝位單元。
[0019]所述的具有功率限制功能的D類功放芯片中，所述反比電壓生成單元包括第一運算放大器、第二運算放大器、第一電阻、第二電阻、第三電阻和第四電阻；
[0020]所述第一運算放大器的正相輸入端連接D類功放芯片的第三輸入端，第一運算放大器的反相輸入端連接第一運算放大器的輸出端，所述第一運算放大器的輸出端通過第三電阻連接第二運算放大器的反相輸入端；
[0021]所述第二運算放大器的正相輸入端通過第一電阻連接D類功放芯片的電源端、還通過第二電阻接地，所述第二運算放大器的反相輸入端通過第四電阻連接所述第二運算放大器的輸出端，所述第二運算放大器的輸出端為反比電壓生成單元的輸出端、連接控制電壓生成單元。
[0022]所述的具有功率限制功能的D類功放芯片中，所述第一運算放大器和第二運算放大器為箝位運算放大器。
[0023]所述的具有功率限制功能的D類功放芯片中，所述控制電壓生成單元包括第一MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一電容和第五電阻；
[0024]所述第一 MOS管的漏極連接偏置電壓供電端，第一 MOS管的柵極連接第二 MOS管的柵極和第三MOS管的柵極，第一 MOS管的源極、第二 MOS管的源極和第三MOS管的源極均接地；
[0025]所述第二 MOS管的漏極連接第五MOS管的漏極和柵極、第六MOS管的柵極、第七MOS管的柵極和第八MOS管的柵極，所述第三MOS管的漏極連接反比電壓生成單元的輸出端和第四MOS管的源極；
[0026]所述第四MOS管的柵極連接第六MOS管的漏極，第四MOS管的漏極通過第五電阻連接第六MOS管的漏極、也通過第一電容接地、還連接所述箝位單元的柵極端；
[0027]所述第五MOS管的源極連接第六MOS管的源極、第七MOS管的源極和第八MOS管的源極；所述第七MOS管的漏極和第八MOS管的漏極連接所述箝位單元的漏極端。
[0028]所述的具有功率限制功能的D類功放芯片中，所述箝位單元包括第九MOS管和第十MOS管，所述第九MOS管的柵極為箝位單元柵極端、連接所述第四MOS管的漏極和第十MOS管的柵極，所述第九MOS管的漏極連接第七MOS管的漏極，第九MOS管的源極連接所述差分運算放大器的正相輸出端，所述第十MOS管的漏極連接第八MOS管的漏極，第十MOS管的源極連接所述差分運算放大器的反相輸出端。[0029]所述的具有功率限制功能的D類功放芯片中，所述第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第九MOS管和第十MOS管為N溝道MOS管，第五MOS管、第六MOS管、第七MOS管和第八MOS管為P溝道MOS管。
[0030]所述的具有功率限制功能的D類功放芯片中，所述PWM調制模塊還包括:第一比較器、第二比較器、第一驅動模塊、第二驅動模塊、第六電阻、第七電阻、第八電阻和第九電阻；
[0031]所述第一比較器的反相輸入端連接差分運算放大器的正相輸出端和功率限制模塊的正輸出端，所述第二比較器的反相輸入端連接差分運算放大器的反相輸出端和功率限制模塊的負輸出端，所述第一比較器的正相輸入端和第二比較器的正相輸入端連接D類功放芯片內部的三角波產生模塊；所述第一比較器的輸出端通過第一驅動模塊連接D類功放芯片的第一輸出端，所述第二比較器的輸出端通過第二驅動模塊連接D類功放芯片的第二輸出端；
[0032]所述第六電阻串聯在D類功放芯片的第一輸入端和差分運算放大器的正相輸入端之間，所述第七電阻串聯在D類功放芯片的第二輸入端和差分運算放大器的反相輸入端之間，所述第八電阻串接在差分運算放大器的正相輸入端和D類功放芯片的第一輸出端之間，所述第九電阻串接在差分運算放大器的反相輸入端和D類功放芯片的第二輸出端之間。
[0033]一種音頻播放設備，其包括揚聲器、如上述的D類功放芯片，及用于將D類功放芯片輸出的PWM信號還原為音頻信號驅動揚聲器發出聲音的橋式濾波器。
[0034]所述的音頻播放設備中，所述橋式濾波器包括第一電感、第二電感、第二電容和第三電容，所述第一電感的一端連接D類功放芯片的第一輸出端，第一電感的另一端通過第二電容接地、還連接揚聲器；所述第二電感的一端連接D類功放芯片的第二輸出端，第二電感的另一端通過第三電容接地、還連接揚聲器。
[0035]相較于現有技術，本實用新型提供的具有功率限制功能的D類功放芯片和音頻播放設備，所述D類功放芯片通過功率限制模塊限制內部差分運算放大器的最低電平，從而限制了 D類功放芯片的輸出功率，抑制瞬間大的輸入信號對揚聲器的損壞。
【專利附圖】

【附圖說明】
[0036]圖1為現有D類功放芯片的電路原理圖；
[0037]圖2為本實用新型D類功放芯片的結構框圖；
[0038]圖3為本實用新型D類功放芯片中功率限制模塊的電路圖；
[0039]圖4為現有D類功放芯片的輸出電壓波形示意圖；
[0040]圖5為本實用新型D類功放芯片的輸出電壓波形示意圖；
[0041]圖6為本實用新型音頻播放設備的電路圖。
【具體實施方式】
[0042]本實用新型提供一種具有功率限制功能的D類功放芯片和音頻播放設備，為使本實用新型的目的、技術方案及效果更加清楚、明確，以下參照附圖并舉實施例對本實用新型進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。
[0043]請參閱圖2，本實用新型提供的具有功率限制功能的D類功放芯片可集成在一塊芯片上，其包括:PWM調制模塊200和功率限制模塊100，所述PWM調制模塊200用于將輸入D類功放芯片的差分音頻信號放大，并與D類功放芯片內部產生的三角波信號比較輸出PWM信號。
[0044]其中，所述PWM調制模塊200包括用于放大所述差分音頻信號的差分運算放大器AMPl，所述差分運算放大器AMPl的正相輸入端連接D類功放芯片的第一輸入端a，差分運算放大器AMPl的反相輸入端連接D類功放芯片的第二輸入端b，所述功率限制模塊100的正輸出端sp連接所述差分運算放大器AMPl的正相輸出端,功率限制模塊100的負輸出端sn連接所述差分運算放大器AMPl的反相輸出端，所述功率限制模塊100用于限制差分運算放大器AMPl的輸出功率，即限制所述差分運算放大器AMPl輸出信號的最低電平。
[0045]由于差分運算放大器AMPl的輸出功率與輸出電壓的幅度成正比，因此只要限制了差分運算放大器AMPl的輸出電壓的最低電平，就可以限制差分運算放大器AMPl的功率。請一并參閱圖3，所述功率限制模塊100包括:反比電壓生成單元101、最低電平的箝位單元102和控制電壓生成單元103，所述反比電壓生成單元101的輸入端連接D類功放芯片的第三輸入端plim、反比電壓生成單元101的輸出端通過所述控制電壓生成單元103連接所述箝位單元102。
[0046]所述比電壓生成單元用于產生與功率限制模塊100的輸入電壓成反比的反比例電壓，即產生一個與D類功放芯片的第三輸入端plim的電壓成反正例的電壓,該電壓輸出給控制電壓生成單元103。所述控制電壓生成單元103用于為所述箝位單元102提供偏置電壓和生成箝位單元102的柵極電壓，使所述柵極電壓穩定，所述箝位單元102用于限制差分運算放大器AMPl的正相輸出端和反相輸出端輸出電壓的最低電平，從而限制D類功放芯片的輸出功率。
[0047]具體實施時，所述反比電壓生成單元101包括第一運算放大器AMP2、第二運算放大器AMP3、第一電阻R1、第二電阻R2、第三電阻R3和第四電阻R4。其中，所述第一電阻Rl和第二電阻R2分壓電阻為第二運算放大器AMP3提供輸入電壓，并且第三電阻R3與第四電阻R4的阻值比可確定第二運算放大器AMP3放大倍數。
[0048]所述第一運算放大器AMP2的正相輸入端連接D類功放芯片的第三輸入端piim，第一運算放大器AMP2的反相輸入端連接第一運算放大器AMP2的輸出端，所述第一運算放大器AMP2的輸出端通過第三電阻R3連接第二運算放大器AMP3的反相輸入端。所述第二運算放大器AMP3的正相輸入端通過第一電阻Rl連接D類功放芯片的電源端VREF、還通過第二電阻R2接地，所述第二運算放大器AMP3的反相輸入端通過第四電阻R4連接所述第二運算放大器AMP3的輸出端，所述第二運算放大器AMP3的輸出端為反比電壓生成單元101的輸出端、連接控制電壓生成單元103。
[0049]本實施例中，所述第一運算放大器AMP2和第二運算放大器AMP3為箝位運算放大器，在功率限制模塊100中均起箝位電壓的作用，D類功放芯片的第三輸入端plim的電壓Vplim經第一運算放大器AMP2緩沖以后，使其輸出端電壓Vl=Vplim。對于第二運算放大器AMP3需使第二運算放大器AMP3的兩個輸入端的電壓相等，即V2=V3，并使Yl - V3 ￥3 - τ/4
————=————-從而使第二運算放大器AMP3的輸出電壓與功率限制模塊100的輸入 R3R4
電壓成反比。其中，V3為第二運算放大器AMP3的反相輸入端的電壓，V4為第二運算放大器AMP3的輸出端的電壓，R3為第三電阻R3的阻值，R4為第四電阻R4的阻值。
[0050]請繼續參閱圖3，所述的控制電壓生成單元103包括第一 MOS管Ml、第二 MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第一電容Cl和第五電阻R5。其中，所述第一 MOS管Ml、第二 MOS管M2、第三MOS管M3和第四MOS管M4，第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8為P溝道MOS管。當然，在其它實施例中，所述，所述第一 MOS管Ml、第二 MOS管M2、第三MOS管M3和第四MOS管M4，第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管還可以采用其它相應功能的電子元件代替，如N溝道MOS管結合反相器的方式代替PMOS管，只要能實現本實用新型的技術方案即可。 [0051]所述第一 MOS管Ml的漏極連接偏置電壓供電端，第一 MOS管Ml的柵極連接第二MOS管M2的柵極和第三MOS管M3的柵極，第一 MOS管Ml的源極、第二 MOS管M2的源極和第三MOS管M3的源極均接地。所述第二 MOS管M2的漏極連接第五MOS管M5的漏極和柵極、第六MOS管M6的柵極、第七MOS管M7的柵極和第八MOS管M8的柵極，所述第三MOS管M3的漏極連接反比電壓生成單元101的輸出端(即第二運算放大器AMP3的輸出端)和第四MOS管M4的源極。
[0052]所述第四MOS管M4的柵極連接第六MOS管M6的漏極，第四MOS管M4的漏極通過第五電阻R5連接第六MOS管M6的漏極、也通過第一電容Cl接地、還連接所述箝位單元102的柵極端。所述第五MOS管M5的源極連接第六MOS管M6的源極、第七MOS管M7的源極和第八MOS管M8的源極；所述第七MOS管M7的漏極和第八MOS管M8的漏極連接所述箝位單元102的漏極端。
[0053]本實施例中，偏置電壓供電端Vbias輸出的偏置電流Ibias經第一 MOS管Ml鏡像到第二 MOS管M2和第三MOS管M3，流過第二 MOS管M2的電流經第五MOS管M5鏡像到第六MOS管M6、第七MOS管M7和第八MOS管M8。所述第六MOS管M6為第四MOS管M4的漏極提供電壓、第七MOS管M7和第八MOS管M8為箝位單元102的漏極端提供電壓。
[0054]請繼續參閱圖3，所述箝位單元102包括第九MOS管M9和第十MOS管M10，所述第九MOS管M9的柵極為箝位單元102柵極端、第九MOS管M9和第十MOS管MlO的漏極為箝位單元102漏極端，所述第五電容C5主要用于穩定第九MOS管M9的柵極電壓。所述第九MOS管M9的柵極連接所述第四MOS管M4的漏極和第十MOS管MlO的柵極，所述第九MOS管M9的漏極連接第七MOS管M7的漏極，第九MOS管M9的源極連接所述差分運算放大器AMPl的正相輸出端，所述第十MOS管MlO的漏極連接第八MOS管M8的漏極，第十MOS管MlO的源極連接所述差分運算放大器AMPl的反相輸出端。本實施例中，所述第九MOS管M9和第十MOS管MlO均為N溝道MOS管，其作用在于限制差分運算放大器AMPl的正相輸出端和反相輸出端的最低電平，從而來限制D類功放芯片的輸出功率。當然，在其它實施例中，所述第九MOS管M9和第十MOS管MlO還可以采用其它相應功能的電子元件代替，如P溝道MOS管結合反相器的方式代替NMOS管，只要能實現本實用新型的技術方案即可。
[0055]請再次參閱圖2，所述PWM調制模塊200還包括第一比較器CMP1、第二比較器CMP2、第一驅動模塊201、第二驅動模塊202、第六電阻R6、第七電阻R7、第八電阻R8和第九電阻R9。所述第一比較器CMPl和第二比較器CMP2用于將音頻信號與三角形信號比較產生PWM信號。所述第六電阻R6、第七電阻R7、第八電阻R8和第九電阻R9用于設置增益參數，



SC 3 5.為D類功放芯片設置合適的增益，且該D類功放芯片的增益為
【權利要求】
1.一種具有功率限制功能的D類功放芯片，包括: 用于將輸入D類功放芯片的差分音頻信號放大，并與D類功放芯片內部產生的三角波信號比較輸出PWM信號的PWM調制模塊； 所述PWM調制模塊包括用于放大所述差分音頻信號的差分運算放大器； 其特征在于，所述D類功放芯片還包括: 用于限制差分運算放大器的輸出功率的功率限制模塊； 所述差分運算放大器的正相輸入端連接D類功放芯片的第一輸入端，差分運算放大器的反相輸入端連接D類功放芯片的第二輸入端，所述功率限制模塊的正輸出端連接所述差分運算放大器的正相輸出端，功率限制模塊的負輸出端連接所述差分運算放大器的反相輸出端。
2.根據權利要求1所述的具有功率限制功能的D類功放芯片，其特征在于，所述功率限制模塊包括: 用于產生一反比例電壓的反比電壓生成單元，所述反比例電壓與功率限制模塊的輸入電壓成反比； 用于限制差分運算放大器輸出的最低電平的箝位單元； 用于為所述箝位單元提供偏置電壓和生成箝位單元的柵極電壓的控制電壓生成單元; 所述反比電壓生成單元的輸入端連接D類功放芯片的第三輸入端、反比電壓生成單元的輸出端通過所述控制電壓生成單元連接所述箝位單元。
3.根據權利要求2所述的具有功率限制功能的D類功放芯片，其特征在于，所述反比電壓生成單元包括第一運算放大器、第二運算放大器、第一電阻、第二電阻、第三電阻和第四電阻； 所述第一運算放大器的正相輸入端連接D類功放芯片的第三輸入端，第一運算放大器的反相輸入端連接第一運算放大器的輸出端，所述第一運算放大器的輸出端通過第三電阻連接第二運算放大器的反相輸入端； 所述第二運算放大器的正相輸入端通過第一電阻連接D類功放芯片的電源端、還通過第二電阻接地，所述第二運算放大器的反相輸入端通過第四電阻連接所述第二運算放大器的輸出端，所述第二運算放大器的輸出端為反比電壓生成單元的輸出端、連接控制電壓生成單元。
4.根據權利要求3所述的具有功率限制功能的D類功放芯片，其特征在于，所述第一運算放大器和第二運算放大器為箝位運算放大器。
5.根據權利要求2所述的具有功率限制功能的D類功放芯片，其特征在于，所述控制電壓生成單元包括第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一電容和第五電阻； 所述第一 MOS管的漏極連接偏置電壓供電端，第一 MOS管的柵極連接第二 MOS管的柵極和第三MOS管的柵極，第一 MOS管的源極、第二 MOS管的源極和第三MOS管的源極均接地； 所述第二 MOS管的漏極連接第五MOS管的漏極和柵極、第六MOS管的柵極、第七MOS管的柵極和第八MOS管的柵極，所述第三MOS管的漏極連接反比電壓生成單元的輸出端和第四MOS管的源極； 所述第四MOS管的柵極連接第六MOS管的漏極，第四MOS管的漏極通過第五電阻連接第六MOS管的漏極、也通過第一電容接地、還連接所述箝位單元的柵極端； 所述第五MOS管的源極連接第六MOS管的源極、第七MOS管的源極和第八MOS管的源極；所述第七MOS管的漏極和第八MOS管的漏極連接所述箝位單元的漏極端。
6.根據權利要求5所述的具有功率限制功能的D類功放芯片，其特征在于，所述箝位單元包括第九MOS管和第十MOS管，所述第九MOS管的柵極為箝位單元柵極端、連接所述第四MOS管的漏極和第十MOS管的柵極，所述第九MOS管的漏極連接第七MOS管的漏極，第九MOS管的源極連接所述差分運算放大器的正相輸出端，所述第十MOS管的漏極連接第八MOS管的漏極，第十MOS管的源極連接所述差分運算放大器的反相輸出端。
7.根據權利要求6所述的具有功率限制功能的D類功放芯片，其特征在于，所述第一MOS管、第二 MOS管、第三MOS管、第四MOS管、第九MOS管和第十MOS管為N溝道MOS管，第五MOS管、第六MOS管、第七MOS管和第八MOS管為P溝道MOS管。
8.根據權利要求1所述的具有功率限制功能的D類功放芯片，其特征在于，所述PWM調制模塊還包括:第一比較器、第二比較器、第一驅動模塊、第二驅動模塊、第六電阻、第七電阻、第八電阻和第九電阻； 所述第一比較器的反相輸入端連接差分運算放大器的正相輸出端和功率限制模塊的正輸出端，所述第二比 較器的反相輸入端連接差分運算放大器的反相輸出端和功率限制模塊的負輸出端，所述第一比較器的正相輸入端和第二比較器的正相輸入端連接D類功放芯片內部的三角波產生模塊；所述第一比較器的輸出端通過第一驅動模塊連接D類功放芯片的第一輸出端，所述第二比較器的輸出端通過第二驅動模塊連接D類功放芯片的第二輸出端; 所述第六電阻串聯在D類功放芯片的第一輸入端和差分運算放大器的正相輸入端之間，所述第七電阻串聯在D類功放芯片的第二輸入端和差分運算放大器的反相輸入端之間，所述第八電阻串接在差分運算放大器的正相輸入端和D類功放芯片的第一輸出端之間，所述第九電阻串接在差分運算放大器的反相輸入端和D類功放芯片的第二輸出端之間。
9.一種音頻播放設備，其特征在于，包括揚聲器、如權利要求1-8任意一項所述的D類功放芯片，及用于將D類功放芯片輸出的PWM信號還原為音頻信號驅動揚聲器發出聲音的橋式濾波器。
10.根據權利要求9所述的音頻播放設備，其特征在于，所述橋式濾波器包括第一電感、第二電感、第二電容和第三電容，所述第一電感的一端連接D類功放芯片的第一輸出端，第一電感的另一端通過第二電容接地、還連接揚聲器；所述第二電感的一端連接D類功放芯片的第二輸出端，第二電感的另一端通過第三電容接地、還連接揚聲器。
【文檔編號】H03F3/217GK203775149SQ201420146333
【公開日】2014年8月13日 申請日期:2014年3月28日 優先權日:2014年3月28日
【發明者】左事君 申請人:深圳創維－Rgb電子有限公司