鎖相環電路的制作方法
【專利摘要】本發明提供防止抖動增大，減小相位噪聲的鎖相環電路。鎖相環電路包括：電壓控制振蕩器，輸出與輸入電壓相應頻率的振蕩信號；分頻器，將振蕩信號分頻并輸出分頻信號；相位比較器，比較分頻信號的相位與外部輸入信號的相位，并輸出極性互不同的第一相位比較信號及第二相位比較信號；差動放大電路，將基于第一相位比較信號及第二相位比較信號之間電壓差的控制電壓輸出到電壓控制振蕩器；電平偏移電路，輸出使第二相位比較信號的直流電平偏移所得的電平偏移信號；以及放大電路，輸出將電平偏移信號放大所得的放大信號；且差動放大電路基于放大信號與第一相位比較信號之間的電壓差生成控制電壓。
【專利說明】
鎖相環電路

【技術領域】
[0001]本發明涉及一種鎖相環(Phase Locked Loop, PLL)電路。

【背景技術】
[0002]在PLL電路中，利用低通濾波器(filter)使相位差信號平滑化，并將平滑化后的信號作為控制電壓控制振蕩器的控制信號輸入到電壓控制振蕩器，其中所述相位差信號是由相位比較器根據從電壓控制振蕩器輸出的振蕩信號與從外部輸入的基準信號的相位差而輸出的信號。電壓控制振蕩器輸出與輸入的控制信號的電壓相應的頻率的振蕩信號。
[0003]而當輸入到相位比較器的基準信號或電壓控制振蕩器輸出的振蕩信號的頻率變動時，以如下方式動作，即，通過使相位比較器的輸出占空比(output duty)變化來維持基準信號與振蕩信號之間的頻率鎖定(lock)狀態。結果，輸入到相位比較器的基準信號與振蕩信號之間的相位位置偏移，因此作為抑制兩信號間的相位位置變動的方法，示出了如下例子，即，檢測基準信號與振蕩信號的相位位置并積分，與電壓控制振蕩器的控制電壓相加(例如參照專利文獻I)。
[0004][【背景技術】文獻]
[0005][專利文獻]
[0006][專利文獻I]日本專利特公昭63-19094號公報
[0007][發明欲解決的課題]
[0008]然而，以往是檢測基準信號與振蕩信號的相位位置并積分，因此存在振蕩信號的抖動(jitter)增大而導致相位噪聲(noise)惡化的問題。


【發明內容】

[0009]因此，本發明是鑒于這些方面而完成的，目的在于提供一種可防止抖動的增大而減小相位噪聲的PLL電路。
[0010][解決課題的手段]
[0011]本發明的PLL電路包括:電壓控制振蕩器，輸出與輸入的電壓相應的頻率的振蕩信號；分頻器，將所述振蕩信號分頻并輸出分頻信號；相位比較器，對所述分頻信號的相位與來自外部的輸入信號的相位進行比較，并輸出極性互不相同的第一相位比較信號及第二相位比較信號；差動放大電路，將基于所述第一相位比較信號及第二相位比較信號之間的電壓差所得的控制電壓輸出到所述電壓控制振蕩器；電平偏移(level shift)電路，輸出使所述第二相位比較信號的直流電平偏移所得的電平偏移信號；以及放大電路，輸出將所述電平偏移信號放大所得的放大信號；且所述差動放大電路基于所述放大信號與所述第一相位比較信號之間的電壓差，生成所述控制電壓。
[0012]所述PLL電路也可以還包括:第一低通濾波器，設置在所述相位比較器與所述差動放大電路之間，使所述第一相位比較信號中的第一頻率以下的成分通過；以及第二低通濾波器，設置在所述相位比較器與所述電平偏移電路之間，使所述第二相位比較信號中的比所述第一頻率低的第二頻率以下的成分通過。
[0013]所述電平偏移電路例如設置在所述相位比較器與所述差動放大電路的正側輸入部之間。所述電平偏移電路也可以設置在所述相位比較器與所述差動放大電路的負側輸入部之間。
[0014]另外，所述電平偏移電路例如包括:齊納二極管(Zener d1de),陰極(cathode)連接在所述相位比較器；以及電阻，設置在所述齊納二極管的陽極(anode)與接地(ground)之間。
[0015][發明的效果]
[0016]根據本發明，產生可防止抖動的增大而減小相位噪聲的效果。

【專利附圖】

【附圖說明】
[0017]圖1是表示第一實施方式的PLL電路的構成的圖。
[0018]圖2是表示第二實施方式的PLL電路的構成的圖。
[0019][符號的說明]
[0020]1:電壓控制振蕩器
[0021]2:分頻器
[0022]3:相位比較器
[0023]4:差動放大電路
[0024]5:第一低通濾波器
[0025]6:第二低通濾波器
[0026]7:電平偏移電路
[0027]8:放大電路
[0028]9:輸入端子
[0029]10:輸出端子
[0030]11:第三低通濾波器
[0031]41:運算放大器
[0032]42、43、44、46、51、61、72、111:電阻
[0033]45、52、62、112:電容器
[0034]71:齊納二極管
[0035]100、200:PLL 電路

【具體實施方式】
[0036]<第一實施方式>
[0037]圖1是表示第一實施方式的PLL電路100的構成的圖。PLL電路100包括電壓控制振蕩器1、分頻器2、相位比較器3、差動放大電路4、第一低通濾波器5、第二低通濾波器6、電平偏移電路7、放大電路8、輸入端子9、及輸出端子10。在PLL電路100中，從輸入端子9輸入基準信號，從輸出端子10輸出與基準信號同步的振蕩信號。
[0038]電壓控制振蕩器I輸出與輸入的電壓相應的頻率的振蕩信號。電壓控制振蕩器I例如為電壓控制晶體振蕩器(Voltage Controlled Crystal Oscillator, VCX0),將與從差動放大電路4輸入的控制信號的電壓相應的頻率的振蕩信號輸出到輸出端子10及分頻器2。
[0039]分頻器2將從電壓控制振蕩器I輸入的振蕩信號分頻并輸出分頻信號。振蕩信號的頻率與分頻信號的頻率的比即分頻比例如是基于從輸入端子9輸入到PLL電路100的基準信號的頻率而決定。分頻信號的頻率例如與基準信號的頻率相等。
[0040]相位比較器3對分頻信號的相位與來自外部的輸入信號的相位進行比較，并輸出極性互不相同的第一相位比較信號及第二相位比較信號。相位比較器3例如為復位置位(Reset-Set, R-S)型相位比較器，在分頻信號的電平的變化時序(timing)、及輸入信號的電平的變化時序下，使第一相位比較信號及第二相位比較信號的電平變化。第一相位比較信號與第二相位比較信號是相互之間邏輯反轉的信號，從相位比較器3的反轉輸出端子輸出第一相位比較信號，從相位比較器3的正相輸出端子輸出第二相位比較信號。
[0041]相位比較器3所輸出的第一相位比較信號經由第一低通濾波器5而輸入到差動放大電路4的負側輸入端子。相位比較器3所輸出的第二相位比較信號經由第二低通濾波器6、電平偏移電路7及放大電路8而輸入到差動放大電路4的正側輸入端子。
[0042]差動放大電路4將基于第一相位比較信號及第二相位比較信號之間的電壓差所得的控制電壓輸出到電壓控制振蕩器I。差動放大電路4具有運算放大器41、電阻42、電阻43、電阻44及電容器(capacitor) 45。在運算放大器41的負側輸入端子連接著電阻42，經由第一低通濾波器5而被輸入第一相位比較信號。在運算放大器41的正側輸入端子連接著電阻43，經由第二低通濾波器6、電平偏移電路7及放大電路8而被輸入第二相位比較信號。
[0043]電阻44及電容器45設置在運算放大器41的負側輸入端子與輸出端子之間的負反饋路徑。通過在負反饋路徑設置電容器45，而從運算放大器41的輸出端子輸出控制電壓，該控制電壓與將運算放大器41的負側輸入端子與正側輸入端子的電位差積分所得的值成正比。
[0044]第一低通濾波器5設置在相位比較器3的反轉輸出端子與差動放大電路4之間，使第一相位比較信號中的第一頻率以下的成分通過。第一低通濾波器5具有例如連接在相位比較器3的反轉輸出端子的電阻51、和設置在電阻51及電阻42的連接點與接地之間的電容器52。第一低通濾波器5也可以是滯后超前濾波器(laglead filter)，該滯后超前濾波器在電阻51及電阻42的連接點與接地之間，與電容器52串聯地設置著電阻。
[0045]第二低通濾波器6設置在相位比較器3的正相輸出端子與電平偏移電路7之間，使第二相位比較信號中的比第一頻率低的第二頻率以下的成分通過。第二低通濾波器6具有例如連接在相位比較器3的正相輸出端子的電阻61、和設置在電阻61及齊納二極管71的連接點與接地之間的電容器62。第二低通濾波器6也可以是滯后超前濾波器，該滯后超前濾波器在電阻61及齊納二極管71的連接點與接地之間，與電容器62串聯地設置著電阻。
[0046]電平偏移電路7輸出使第二相位比較信號的直流電平偏移所得的電平偏移信號。電平偏移電路7具有齊納二極管71及電阻72。齊納二極管71的陰極經由第二低通濾波器6而電連接在相位比較器3的正相輸出端子。齊納二極管71的陽極連接在放大電路8。電阻72設置在齊納二極管71的陽極及放大電路8的連接點與接地之間，使利用齊納二極管71而電平偏移后的電平偏移信號的電壓產生。
[0047]電平偏移電路7使第二低通濾波器6輸出的平滑化信號的電壓下降后向放大電路8輸出。例如，設為電平偏移電路7的齊納電壓為1.5V。在第二低通濾波器6輸出的平滑化信號的電壓為3.0V的情況下，電平偏移電路7輸出1.5V的電平偏移信號。在第二低通濾波器6輸出的平滑化信號的電壓為2.5V的情況下，電平偏移電路7輸出1.0V的電平偏移信號。在第二低通濾波器6輸出的平滑化信號的電壓為2.0V的情況下，電平偏移電路7輸出0.5V的電平偏移信號。
[0048]放大電路8經由電阻43而向運算放大器41的正側輸入端子輸出將電平偏移信號放大所得的放大信號。放大電路8例如是正相放大器，包含運算放大器或晶體管(transistor)，且輸出以規定的放大率放大正側電壓所得的正值的電壓。
[0049]放大電路8的放大率是基于驅動電壓控制振蕩器I的電源電壓、及電平偏移電路7進行電平偏移的電壓幅度而決定的。具體來說，以如下方式進行設定，即，在將和驅動電壓控制振蕩器I的電源電壓與接地電位的中間電位相等的平滑化信號輸入到電平偏移電路7的情況下，放大電路8所輸出的電壓成為中間電位。
[0050]例如，在電源電壓為5.0V的情況下，當2.5V的平滑化信號輸入到電平偏移電路7時，對放大電路8輸入1.0V的電平偏移信號。放大電路8以將1.0V的電平偏移信號放大而輸出2.5V的放大信號的方式將放大率設定為2.5。
[0051]當將放大電路8的放大率設定為2.5時，在平滑化信號為3.0V的情況下，放大電路8輸出的放大信號的電壓成為(3.0V-1.5V) X2.5 = 3.75V。因此，與從第二低通濾波器6輸出的平滑化信號直接輸入到運算放大器41的正側輸入端子的情況相比，將大電壓輸入到運算放大器41的正側輸入端子并積分。即，將相位比較器3的輸出占空比變動放大并積分，與輸入到電壓控制振蕩器I的控制電壓相加。結果，在因為基準信號或振蕩信號的變動使第二相位比較信號的占空比變化而使平滑化信號的電平上升的情況下，可抑制基準信號與振蕩信號的相位位置的變動。
[0052]在平滑化信號為2.0V的情況下，放大電路8輸出的放大信號的電壓成為(2.0V-1.5V) X 2.5 = 1.25V。因此，與從第二低通濾波器6輸出的平滑化信號直接輸入到運算放大器41的正側輸入端子的情況相比，將小電壓輸入到運算放大器41正側輸入端子并積分，并與輸入到電壓控制振蕩器I的控制電壓相加。像這樣，在因為基準信號或振蕩信號的變動使第二相位比較信號的占空比變化而使平滑化信號的電平下降的情況下，也可以抑制基準信號與振蕩信號的相位位置的變動。
[0053]此外，可通過第二低通濾波器6的頻帶的上限值即第二頻率例如為可通過第一低通濾波器5的頻帶的上限值即第一頻率的十分之一。通過使第二頻率比第一頻率低，而抑制第二低通濾波器6所輸出的平滑化信號以比第二頻率高的頻率變動。因此，即使平滑化信號通過放大電路8被放大，由于電壓控制振蕩器I不會對比第二頻率高的頻率的暫時性變動產生反應，因此電壓控制振蕩器I的控制系統也不會變得不穩定。結果，電壓控制振蕩器I可抑制基準信號或振蕩信號的暫時性變動所產生的影響，并可抑制基準信號與振蕩信號的相位位置的變動。
[0054]如上所述，根據第一實施方式的PLL電路100，在相位比較器3與差動放大電路4的正側輸入端子之間，具備:電平偏移電路7，輸出使第二相位比較信號的直流電平偏移所得的電平偏移信號；以及放大電路8，輸出將電平偏移信號放大所得的放大信號。利用這種構成，并非檢測基準信號與振蕩信號之間的相位位置，而是可通過將相位比較器3的輸出占空比變動放大并積分，并與電壓控制振蕩器I的控制電壓相加，來抑制兩信號間的相位位置的變動。根據本實施方式，積分輸出變動緩慢，因此可不使抖動增大，也可以使相位噪聲變小。
[0055]<第二實施方式>
[0056]圖2是表示第二實施方式的PLL電路200的構成的圖。在PLL電路200中，與第一實施方式的PLL電路100的不同之處在于:電平偏移電路7及放大電路8是設置在相位比較器3的反轉輸出端子與運算放大器41的負側輸入端子之間。
[0057]具體來說，在相位比較器3的正相輸出端子與運算放大器41的正側輸入端子之間，未設置電平偏移電路7及放大電路8，而在相位比較器3的反轉輸出端子與運算放大器41的負側輸入端子之間，與第一低通濾波器5及電阻42并聯地設置著第三低通濾波器11、電平偏移電路7、放大電路8及電阻46。
[0058]第三低通濾波器11具有與第一低通濾波器5相同的構成，具有連接在相位比較器3的反轉輸出端子的電阻111、以及設置在電阻111及齊納二極管71的連接點與接地之間的電容器112。在第三低通濾波器11中被平滑化的信號輸入到電平偏移電路7而被電平偏移，經電平偏移的信號在放大電路8中被放大。
[0059]放大電路8輸出的放大信號的電壓與經由第一低通濾波器5及電阻42而輸入到運算放大器41的負側輸入端子的電壓相加。通過與放大電路8輸出的放大信號的電壓相力口，和未與放大信號的電壓相加的情況相比，運算放大器41輸出的控制信號的電壓也變大。結果，在因為基準信號或振蕩信號的變動使第二相位比較信號的占空比變化而使平滑化信號的電平上升的情況下，可抑制基準信號與振蕩信號的相位位置的變動。
[0060]如上所述，根據第二實施方式的PLL電路200，在相位比較器3與差動放大電路4的負側輸入端子之間，具備:電平偏移電路7，輸出使第一相位比較信號的直流電平偏移所得的電平偏移信號；以及放大電路8，輸出將所述電平偏移信號放大所得的放大信號。利用這種構成，可抑制基準信號與振蕩信號之間的相位位置變動，因此可不使抖動增大，也可以使相位噪聲變小。
[0061]以上，使用實施方式對本發明進行了說明，但本發明的技術范圍并不限定于所述實施方式記載的范圍。對本領域技術人員來說明顯可對所述實施方式施加多種變更或改良。根據權利要求書的記載明顯可見，施加了這種變更或改良的實施方式也可以包含在本發明的技術范圍內。
[0062]例如，在所述實施方式中，對齊納二極管71為齊納二極管的情況進行了說明，但作為使平滑化信號電平偏移的元件，也可以使用其他元件。例如，可以將多個二極管(d1de)串聯連接來使用，也可以使用電阻來使電壓下降。
【權利要求】
1.一種鎖相環電路，其特征在于，包括: 電壓控制振蕩器，輸出與輸入的電壓相應的頻率的振蕩信號； 分頻器，將所述振蕩信號分頻并輸出分頻信號； 相位比較器，對所述分頻信號的相位與來自外部的輸入信號的相位進行比較，并輸出極性互不相同的第一相位比較信號及第二相位比較信號； 差動放大電路，將基于所述第一相位比較信號及第二相位比較信號之間的電壓差所得的控制電壓輸出到所述電壓控制振蕩器； 電平偏移電路，輸出使所述第二相位比較信號的直流電平偏移所得的電平偏移信號；以及 放大電路，輸出將所述電平偏移信號放大所得的放大信號， 其中所述差動放大電路是基于所述放大信號與所述第一相位比較信號之間的電壓差，生成所述控制電壓。
2.根據權利要求1所述的鎖相環電路，其特征在于，還包括: 第一低通濾波器，設置在所述相位比較器與所述差動放大電路之間，使所述第一相位比較信號中的第一頻率以下的成分通過；以及 第二低通濾波器，設置在所述相位比較器與所述電平偏移電路之間，使所述第二相位比較信號中的比所述第一頻率低的第二頻率以下的成分通過。
3.根據權利要求1或2所述的鎖相環電路，其特征在于，所述電平偏移電路是設置在所述相位比較器與所述差動放大電路的正側輸入部之間。
4.根據權利要求1或2所述的鎖相環電路，其特征在于，所述電平偏移電路是設置在所述相位比較器與所述差動放大電路的負側輸入部之間。
5.根據權利要求1或2所述的鎖相環電路，其特征在于，所述電平偏移電路包括: 齊納二極管，陰極連接在所述相位比較器；以及 電阻，設置在所述齊納二極管的陽極與接地之間。
【文檔編號】H03L7/08GK104518784SQ201410456884
【公開日】2015年4月15日 申請日期:2014年9月10日 優先權日:2013年9月26日
【發明者】福田實 申請人:日本電波工業株式會社