Ldo電路的制作方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造，特別是涉及一種低壓差線性穩壓器(LDO)電路。
【背景技術】
[0002]如圖1所示，是現有LDO電路圖；現有LDO電路包括一個差分放大器、PMOS管PM2和有電阻RO和Rl組成的電阻串，差分放大器的一個輸入端連接參考電壓VREF，另一個輸入端連接由電阻串對LDO輸出電壓V_LD0分壓后形成的反饋電壓VFD，PMOS管PM2的漏極輸出LDO輸出電壓V_LD0，PMOS管PM2的源極連接電源電壓VCC。圖1中所示的差分放大器包括由NMOS管NMO和NMl組成的差分放大器主體電路，由PMOS管PMO和PMl組成的有源負載電路，以及由NMOS管WirrO和Wirrl組成的鏡像電路，NMOS管WirrO的漏極輸入電流源IB，NMOS管Wirrl提供尾電流；在PMOS管PM2的柵極和漏極之間還串聯有補償電阻Re和補償電容Ce。節點NB為NMOS管WirrO和Wirrl的柵極連接點，節點PB為PMOS管PMO和PMl的柵極連接點，節點PG為PMOS管PM2的柵極連接點。
[0003]圖1所示的電路結構的缺點是在上電啟動時LDO輸出電壓V_LD0會產生過沖，而LDO輸出電壓V_LD0 —般連接到低壓器件，過沖的LDO輸出電壓V_LD0會對后續的低壓器件產生如擊穿等不利影響。

【發明內容】

[0004]本發明所要解決的技術問題是提供一種LDO電路，能消除LDO輸出電壓上電過沖，能抑制LDO輸出電壓過沖。
[0005]為解決上述技術問題，本發明提供的LDO電路包括過沖抑制電路和LDO主體電路。
[0006]所述LDO主體電路包括差分放大器、第一 PMOS管和串聯電阻；所述差分放大器的第一輸入端連接參考電壓、第二輸入端連接反饋電壓、輸出端連接到所述第一 PMOS管的柵極，所述第一 PMOS管的源極連接電源電壓，所述串聯電阻連接在所述第一 PMOS管的漏極和地之間，由所述第一 PMOS管的漏極輸出LDO輸出電壓，所述串聯電阻的對所述LDO輸出電壓分壓后得到所述反饋電壓。
[0007]所述差分放大器包括兩個互為鏡像的第一有源負載和第二有源負載，所述差分放大器還包括尾電流。
[0008]所述過沖抑制電路包括電流比較器、第二 PMOS管、第一電阻、第一電容和第三PMOS 管。
[0009]所述第二 PMOS管的源極接電源電壓，所述第二 PMOS管的漏極連接所述第一電阻第一端，所述第一電容的第一端連接所述第一電阻的第二端，所述第一電容的第二端接地，所述第二 PMOS管的柵極連接所述電流比較器的輸出端。
[0010]所述第三PMOS管的柵極連接所述第一電容的第一端，所述第三PMOS管的源極接電源電壓，所述第三PMOS管的漏極連接到所述第一 PMOS管的柵極，令所述第一 PMOS管的柵極的連接點為第一節點。
[0011]所述電流比較器對所述尾電流的鏡像電流和所述第一有源負載的鏡像電流進行比較。
[0012]在上電過程中，利用所述尾電流建立早于所述第一有源負載的電流建立的特點使所述電流比較器輸出一低電平并使所述第二 PMOS管導通，所述第二 PMOS管導通后對所述第一電容進行充電，所述第一電容的充電使所述第三PMOS管的柵極電壓滯后于所述電源電壓的上升從而使所述第三PMOS管導通，所述第三PMOS管導通使得所述第一節點的電壓跟隨所述電源電壓變化從而所述第一節點電壓的上升速率和所述電源電壓的上升速率保持一致，從而消除在上電過程中所述第一節點電壓較低而使所述LDO輸出電壓產生過沖。
[0013]上電結束后，所述第一電容充電到所述電源電壓的大小而使所述第三PMOS管斷開。
[0014]進一步的改進是，所述過沖抑制電路還包括第一 NMOS管，所述第一 NMOS管的柵極連接所述電流比較器的輸出端，所述第一 NMOS管的漏極連接所述第一電容的第一端，所述第一 NMOS管的源極接地。
[0015]當所述LDO輸出電壓產生過沖時，所述反饋電壓會增加并使所述第一有源負載的電流增加，所述第一有源負載的電流增加使所述電流比較器的所述第一有源負載的鏡像電流大于所述尾電流的鏡像電流從而使所述電流比較器輸出一高電平使所述第一 NMOS管導通，所述第一 NMOS管導通后對所述第一電容進行放電從而使所述第三PMOS管導通，所述第三PMOS管導通使得所述第一節點的電壓增加，所述第一節點的電壓增加使得所述第一PMOS管的電流減小從而使得所述LDO輸出電壓減小。
[0016]進一步的改進是，在所述第一電容的第一端和所述第三PMOS管的柵極之間還串聯有偶數個反相器。
[0017]進一步的改進是，所述LDO主體電路還包括串聯于所述第一 PMOS管的柵極和漏極之間的補償電阻和補償電容。
[0018]進一步的改進是，所述差分放大器包括由第二 NMOS管和第三NMOS管組成的差分放大器主體電路，所述第二 NMOS管的源極和所述第三NMOS管的源極連接在一起并連接所述尾電流。
[0019]所述第二 NMOS管的柵極為第二輸入端，所述第三NMOS管的柵極為第一輸入端。
[0020]所述第一有源負載連接在所述第二 NMOS管的漏極和電源電壓之間，所述第二有源負載連接在所述第三NMOS管的漏極和電源電壓之間。
[0021]所述第三NMOS管的漏極為所述差分放大器的輸出端。
[0022]進一步的改進是，所述尾電流由第四NMOS管和第五NMOS管組成的鏡像電路提供，所述第四NMOS管的源極和所述第五NMOS管的源極都接地，所述第五NMOS管的漏極連接到所述第二 NMOS管的源極；所述第五NMOS管的柵極連接所述第四NMOS管的漏極和柵極，所述第四NMOS管的漏極輸入電流源，通過所述第四NMOS管和所述第五NMOS管的鏡像在所述第五NMOS管中形成所述尾電流。
[0023]進一步的改進是，所述第一有源負載由第四PMOS管組成，所述第二有源負載由第五PMOS管組成，所述第四PMOS管的源極和所述第五PMOS管的源極都接電源電壓，所述第五PMOS管的柵極和所述第四PMOS管的柵極和漏極都連接所述第二 NMOS管的漏極；所述第五PMOS管的漏極連接所述第三NMOS管的漏極。
[0024]進一步的改進是，所述電流比較器的所述尾電流的鏡像電流由第六NMOS管提供，所述第六NMOS管的源極接地，所述第六NMOS管的柵極連接所述第四NMOS管的柵極，所述第六NMOS管的漏極連接到所述電流比較器所包括的所述第一有源負載的鏡像電流。
[0025]進一步的改進是，所述電流比較器的所述第一有源負載的鏡像電流由第六PMOS管提供，所述第六PMOS管的源極接電源電壓，所述第六PMOS管的柵極連接所述第四PMOS管的柵極，所述第六PMOS管的漏極連接到所述電流比較器所包括的所述尾電流的鏡像電流。
[0026]本發明通過設置過沖抑制電路，過沖抑制電路的電流比較器能夠對差分放大器的尾電流的鏡像電流和第一有源負載的鏡像電流進行比較，由于上電過程中第一有源負載的穩定需要在反饋形成的環路穩定之后才能穩定，而尾電流和環路無關，所以上電過程中尾電流能夠比第一有源負載的更快的穩定；本發明通過利用尾電流建立早于第一有源負載的電流建立的特點使電流比較器輸出一低電平，通過低電平控制第二 PMOS管導通，并通過第二 PMOS管導通后對第一電容進行充電，所以第一電容的電壓會滯后于電源電壓的上升速率；而第一電容的充電電壓為第三PMOS管的柵極電壓，故能使上電過程中使第三PMOS管的柵極電壓滯后于電源電壓的上升從而使第三PMOS管導通，第三PMOS管導通使得第一 PMOS管的柵極即第一節點的電壓跟隨電源電壓變化從而第一節點電壓的上升速率和電源電壓的上升速率保持一致，從而消除在上電過程中第一節點電壓較低而使LDO輸出電壓產生過沖。
[0027]另外，本發明在上電結束后，第一電容充電到電源電壓會使第三PMOS管斷開，使得第一節點的電壓由環路本身確定。
[0028]另外，本發明通過再設置一個第一 NMOS管，能夠在任何過程中產生LDO輸出電壓產生過沖時，通過反饋電壓使第一有源負載的電流增加，通過電流比較器對第一有源負載和尾電流的鏡像電流的比較會形成一個高電平，通過高電平使第一 NMOS管導通，通過導通后的第一 NM0s管對第一電容進行放電從而使第三PMOS管導通，這會使得第一節點的電壓增加，最后使得第一