襯底驅動低電壓軌到軌運算放大器的制造方法
【專利摘要】本發明屬于集成電路【技術領域】，涉及一種低壓運算放大器，尤其涉及一種襯底驅動低電壓軌到軌運算放大器。該電路包括：襯底驅動的差分輸入電路、差分至單端轉換電路、及輸出驅動電路。其特點是：運算放大器能夠在低電壓下工作，實現軌到軌的差分輸入和軌到軌的電壓輸出，并實現高的電壓增益。
【專利說明】襯底驅動低電壓軌到軌運算放大器

【技術領域】
[0001] 本發明涉及模擬集成電路領域，涉及一種低壓運算放大器，尤其涉及一種襯底驅 動低電壓軌到軌運算放大器。適用于各種電源電壓較低的移動設備中。

【背景技術】
[0002] 隨著晶體管尺寸的減小，集成電路的規模和可靠性問題促使電源電壓降低。同時， 隨著可移動設備的迅速發展和廣泛應用，低電壓、低功耗的電路也日益受到關注。低電源電 壓對工藝和電路結構提出了更高的要求，所謂低電壓指在5V以下的電壓。
[0003] 運算放大器是模擬集成電路設計中的基本單元，廣泛地應用于各種模擬和混合信 號系統中。在CMOS工藝中，由于M0SFET的閾值電壓不可能降的太多，因此對低壓運算放大 器的設計在在結構和性能上有很大的約束，軌到軌的電壓輸入（即輸入電壓包含從VDD到 GND的整個電壓范圍）更是很難實現。襯底驅動技術為低電壓下的電路設計提供了一種重 要方法，這種技術使阱和源極之間形成弱正偏，從而降低了閾值電壓的限制。


【發明內容】

[0004] 本發明的目的在于是提供一種襯底驅動低電壓軌到軌的運算放大器，使運算放大 器能夠在低電壓下工作，實現軌到軌的差分輸入和軌到軌的電壓輸出。
[0005] 為解決上述技術問題，本發明的實施例提供技術方案如下： 一種襯底驅動低電壓軌到軌運算放大器，包括：差分輸入電路、差分至單端轉換電路、 及輸出驅動電路； 所述差分輸入電路，把輸入信號加載到PM0S管和NM0S管的襯底端，輸入軌到軌的正端 輸入信號和負端輸入信號，并輸出差分信號； 所述差分至單端轉換電路，運用襯底驅動電流鏡，使用共源共柵結構將所述差分輸入 電路的輸出差分信號轉換為單端信號輸出； 所述輸出驅動電路，其輸入所述差分至單端轉換電路的單端信號，并實現軌到軌的輸 出。
[0006] 所述差分輸入電路包括：第一、第二、第三PM0S管和第一、第二、第三NM0S管； 所述第一 PM0S管和第二PM0S管形成PM0S襯底差分輸入對，所述第一 NM0S管和第二 NM0S管形成NM0S襯底差分輸入對，第三PM0S管和第三NM0S管做為差分對負載。第一 NM0S 管和第一 PM0S管的襯底接正端輸入信號，第二NM0S管和第二PM0S管的襯底接負端輸入信 號。第一和第二PM0S管的柵極接地、源端接第三PM0S管漏極，第三PM0S管的源極接電源、 柵極接第一偏置電壓。第一和第二NM0S管的柵極接電源、源端接第三NM0S管漏極，第三 NM0S管的源極接地、柵極接第二偏置電壓。第一、第二NM0S管和第一、第二PM0S管的漏極 作差分輸出。
[0007] 所述差分至單端轉換電路包括：第四、第五、第六、第七PM0S管和第四、第五、第 六、第七NM0S管。
[0008] 所述第四、第五PM0S管的源和襯底接電源、柵極接第三偏置電壓。第四PM0S管漏 極接第六PM0S管源極和第一 NM0S管漏極，第五PM0S管漏極接第七PM0S管源極和第二NM0S 管漏極。第六、第七PM0S襯底接第七偏置電壓、柵極接第四偏置電壓。第六PM0S管漏極接 第六NM0S管漏極，第七PM0S管漏極接第七NM0S管漏極。第六、第七NM0S襯底接第八偏置 電壓、柵極接第五偏置電壓。第六NM0S管源極接第四NM0S管漏極和第一 PM0S管漏極，第 七NM0S管源極接第五NM0S管漏極第二PM0S管漏極。第四、第五NM0S管的襯底接到第六 NM0S管漏端、柵極接第六偏置電壓、源極接地。第七NM0S管的漏極輸出單端信號。
[0009] 所述輸出驅動電路包括：第八、第九、第十PM0S管、第八、第九、第十NM0S管、以及 第一電阻和第一電容。
[0010] 所述第八、第十NM0S管的柵極輸入所述單端信號，第八NM0S管漏極連接第八PM0S 管的柵漏以及第九PM0S管的柵極，第九PM0S管漏極接到第九NM0S管的漏極和第十PM0S 管的柵極，第十PM0S管漏極連接第十NM0S漏極并作為電路的輸出端，第八、第九、第十PM0S 管的柵源接電源，第八、第九、第十NM0S管的柵源接地，第一電阻的正端連接所述單端信 號、負端連接第一電容的正端，第一電容負端連接到電路的輸出端。
[0011] 與現有技術相比，本發明所述的襯底驅動低電壓軌到軌運算放大器，具有以下的 特點： 1. 采用襯底驅動M0S管作為輸入差分對管，實現在低電壓下的軌到軌的輸入范圍； 2. 采用襯底驅動電流鏡和共源共柵結構，在低電壓下實現運算放大器的高增益。

【專利附圖】

【附圖說明】
[0012] 通過以下對本發明雙電源選擇電路的一實施例結合其附圖的描述，可以進一步理 解本發明的目的、具體結構特征和優點。其中，附圖為： 圖1是本發明所述的襯底驅動低壓軌到軌運算放大器的結構框圖； 圖2是本發明所述的襯底驅動低壓軌到軌運算放大器的差分輸入電路和差分至單端 轉換電路的電原理圖。
[0013] 圖3是本發明所述的襯底驅動低壓軌到軌運算放大器的輸出驅動電路的電原理 圖。
[0014] 圖4是本發明中所述差分輸入電路的襯底驅動輸入跨導示意圖。

【具體實施方式】
[0015] 為使本發明的實施例要解決的技術問題、技術方案和優點更加清楚，下面將結合 附圖及具體實施例進行詳細描述。
[0016] 如圖1所示，是本發明所述的襯底驅動低壓軌到軌運算放大器的結構框圖。包括 差分輸入電路和差分至單端轉換電路101、以及輸出驅動電路102。
[0017] 差分輸入電路接收正端輸入信號VINP和負端輸入信號VINN，并輸出差分信號，差 分至單端轉換電路將差分信號轉換為單端信號VA，輸出驅動電路再把VA進一步放大，實現 軌到軌的輸出V0UT。
[0018] 圖2為差分輸入電路和差分至單端轉換電路組成的電路101。下面結合圖2描述 本發明中的差分輸入電路和差分至單端轉換電路。
[0019] 如圖2所示，差分輸入電路由第一 PM0S管P1、第二PM0S管P2、第三PM0S管P3和 第一 NM0S管N1、第二NM0S管N2、第三NM0S管N3組成。P1和P2組成P型襯底差分輸入 對，P3作為其負載偏置；N1和N2組成N型襯底差分輸入對，N3作為其負載偏置。P1和N1 的襯底連接正端輸入信號VINP，P2和N2的襯底連接負端輸入信號VINN。PI、P2的柵極接 地、源端接P3的漏極，P3的源極接電源，柵極接第一偏置電壓VB1。Nl、N2的柵極接電源、 源端接N3的漏極，N3的源極接地、柵極接第二偏置電壓VB2。輸入偏置電壓VB1和VB2為 差分對提供工作電流。Nl、N2和PI、P2的漏極作差分輸出。
[0020] P1、P2和N1、N2形成的全差分對能夠輸入全范圍電壓，是因為：當輸入共模電壓較 低時，PI、P2導通并處于飽和狀態，而Nl、N2截止；當輸入共模電壓較高時，PI、P2截止，而 N1、N2導通并處于飽和狀態；當輸入共模電壓在中間區域時，P1、P2和N1、N2都會導通。這 樣使運算放大器在任何輸入電壓下都可以工作，實現了軌到軌的輸入范圍。
[0021] P1和P2組成的P型襯底差分輸入對，它們的柵極是接地的。當P1和P2導通時， 處于飽和狀態，其柵極下已經形成導電溝道，不受閾值電壓V THP的限制。在P1和P2襯底端 所加的輸入信號VINP和VINN發生變化時，該襯底端與該導電溝道之間的耗盡層厚度發生 變化，從而改變了溝道反型層的厚度，進而控制了溝道電流的大小。
[0022] 飽和狀態的PM0S管電流可以表示為

【權利要求】
1. 襯底驅動低電壓軌到軌運算放大器，包括：差分輸入電路、差分至單端轉換電路、及 輸出驅動電路； 所述差分輸入電路，其輸入軌到軌的正端輸入信號和負端輸入信號，并輸出差分信 號； 所述差分至單端轉換電路，將所述差分輸入電路的輸出差分信號轉換為單端信號輸 出； 所述輸出驅動電路，其輸入所述差分至單端轉換電路的單端信號，并實現軌到軌的輸 出。
2. 權利要求1所述襯底驅動低電壓軌到軌運算放大器，其特征在于，所述差分輸入電 路包括：第一、第二、第三PMOS管和第一、第二、第三NMOS管；所述第一 PMOS管和第二PMOS 管形成PMOS襯底差分輸入對，所述第一 NMOS管和第二NMOS管形成NMOS襯底差分輸入對， 第三PMOS管和第三NMOS管做為差分對負載；第一 NMOS管和第一 PMOS管的襯底接正端輸 入信號，第二NMOS管和第二PMOS管的襯底接負端輸入信號；第一和第二PMOS管的柵極接 地、源端接第三PMOS管漏極，第三PMOS管的源極接電源、柵極接第一偏置電壓；第一和第二 NMOS管的柵極接電源、源端接第三NMOS管漏極，第三NMOS管的源極接地、柵極接第二偏置 電壓；第一、第二NMOS管和第一、第二PMOS管的漏極作差分輸出。
3. 權利要求1所述襯底驅動低電壓軌到軌運算放大器，其特征在于，所述差分至單端 轉換電路包括：第四、第五、第六、第七PMOS管和第四、第五、第六、第七NMOS管；所述第四、 第五PMOS管的源和襯底接電源、柵極接第三偏置電壓；第四PMOS管漏極接第六PMOS管源 極和第一 NMOS管漏極，第五PMOS管漏極接第七PMOS管源極和第二NMOS管漏極；第六、第 七PMOS襯底接第七偏置電壓、柵極接第四偏置電壓；第六PMOS管漏極接第六NMOS管漏極， 第七PMOS管漏極接第七NMOS管漏極；第六、第七NMOS襯底接第八偏置電壓、柵極接第五偏 置電壓；第六NMOS管源極接第四NMOS管漏極和第一 PMOS管漏極，第七NMOS管源極接第五 NMOS管漏極第二PMOS管漏極；第四、第五NMOS管的襯底接到第六NMOS管漏端、柵極接第 六偏置電壓、源極接地；第七NMOS管的漏極輸出單端信號。
4. 權利要求1所述襯底驅動低電壓軌到軌運算放大器，其特征在于，所述輸出驅動電 路包括：第八、第九、第十PMOS管、第八、第九、第十NMOS管、以及第一電阻和第一電容；所 述第八、第十NMOS管的柵極輸入所述單端信號，第八NMOS管漏極連接第八PMOS管的柵漏 以及第九PMOS管的柵極，第九PMOS管漏極接到第九NMOS管的漏極和第十PMOS管的柵極， 第十PMOS管漏極連接第十NMOS漏極并作為電路的輸出端，第八、第九、第十PMOS管的柵源 接電源，第八、第九、第十NMOS管的柵源接地，第一電阻的正端連接所述單端信號、負端連 接第一電容的正端，第一電容負端連接到電路的輸出端。
【文檔編號】H03F3/45GK104218907SQ201410420428
【公開日】2014年12月17日 申請日期:2014年8月25日 優先權日:2014年8月25日
【發明者】劉銀 申請人:劉銀