一種用于多通道時間交織模數轉換器的采樣時鐘產生電路的制作方法
【專利摘要】本發明涉及一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，由多相位時鐘產生模塊、占空比恢復電路和通道選擇模塊構成，其中多相位時鐘產生模塊產生多通道數模轉換器所需的多相位時鐘信號，同時對多相位時鐘信號的相位誤差進行補償，保證模數轉換器通道間的采樣時鐘的準確性；占空比恢復電路將多相位時鐘產生模塊產生的多相位時鐘進行邊沿調整操作，即進行占空比恢復，輸出的多相位時鐘信號作為采樣保持電路的采樣時鐘信號；通道選擇模塊接收外部串口寫入的控制碼，判斷需要的內部通道數，并控制內部通道的開啟和關斷，同時根據控制碼來選擇多相位脈沖模塊內部多相位時鐘，以實現不同通道選擇下采樣時鐘地生成。
【專利說明】—種用于多通道時間交織模數轉換器的采樣時鐘產生電路
【技術領域】
[0001]本發明涉及一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，屬于集成電路混合信號設計領域，主要應用于多通道時間交織轉換器中降低采樣時鐘的誤差，提高轉換器的性能。
【背景技術】
[0002]1980年Black和Hodges第一次提出多通道時間交織ADC技術，該技術將多個低采樣率的子ADC并行工作，通過采樣時鐘交織對同一輸入信號采樣從而提高采樣速率，該技術在實現相同采樣率的情況下降低了各子ADC的要求，使得其在高速高精度轉換器中得到越來越多的應用。
[0003]多通道時間交織模數轉換器雖然能夠提高采樣率，但相應的也會由于通道間失配產生誤差，通道間的誤差主要包括三種:采樣時鐘誤差、增益誤差和失配誤差，其它文獻還增加了通道間的帶寬誤差，但其中前三種為主要的誤差來源。隨著多通道時間交織技術的出現，對這三種誤差的校準技術也不斷被提出，其主要分為前臺校準技術和后臺校準技術兩類，前臺校準需要參考輸入信號，通過模數轉換器轉換后的結果與參考結果相比較，得到需要補償的結果，再將其反饋到實際輸入中，該方法的優點是校準結構比較簡單，但缺點是需要打斷轉換器的正常工作，而且不能實現實時校準。后臺校準可以實時進行校準，而且可以在轉換器工作時進行，但需要從未知的輸入中提取誤差往往比較難，一般主要通過統計的方式得到誤差然后再進行補償。由于為了保證系統應用的連續性和快捷性，后臺校準技術應用的更加廣泛。
[0004]一般來說，失配誤差是一種直流誤差，可以將其視為系統誤差，用的最多的是基于隨機斬波(chopping)的方法，通過對輸入信號進行調制后除去信號直流分量，通過累加統計得到失調誤差，再對其進行補償消除誤差，最后將輸出進行解調后恢復其直流分量，該方法可以很好的消除失配誤差的影響，但需要注意的是引入chopping開關后對速度和精度的影響。對于消除增益誤差來說，其主要也有前臺校準技術和后臺校準技術，但是后臺校準方法在增加硬件代價的基礎上，其對性能的改善并不明顯，往往會更多的采用前臺校準的方式消除該誤差。
[0005]隨著高速高精度轉換器的快速發展，利用多通道時間交織技術實現GSPS的采樣率已經越來越普遍，因此對通道間的采樣時鐘誤差的要求更加苛刻，往往成為超高速轉換器設計的瓶頸。同樣的，對于采樣時鐘誤差的校準也分為前臺校準和后臺校準，前臺校準需要參考輸入信號，這個參考信號可以是斜坡信號、三角波信號或者正弦信號，但這在高頻應用的情況極大的增加了硬件的代價，而且該方法本身就有極大的缺陷，不能夠根據環境變化進行校準。后臺校準方法主要有以下四種方式:全局的采樣保持電路、全局采樣時鐘、時鐘的失配補償以及延時鎖定環(DLL)技術。全局的采樣保持電路從根本上消除了多通道時間交織轉換器通道間的采樣時鐘誤差，需要高速高精度的采樣保持電路，但它與時間交織技術的基本思想相悖，并不是簡單的通過增加功耗的方式提高轉換器的性能，極大的增加了設計的難度，在實際設計中并不采用這種方法；全局采樣時鐘技術通過全局時鐘信號與通道采樣時鐘信號同步后進行采樣，但這樣在采樣過程中引入全局采樣開關而影響了精度，采樣開關的時鐘饋通和溝道電荷注入帶來了新的誤差；時鐘失配補償技術采用復雜的濾波器組結構來降低通道間采樣時鐘誤差，除了提高硬件代價之外，系統自身的非線性誤差沒有辦法消除；延時鎖定環(DLL)技術是一種目前應用比較廣泛的消除通道間采樣時鐘誤差的結構，但是要得到更高的精度需要更多的可控延時線單元，這就限制了速度，所以要根據要求在速度和精度間進行折衷處理。
[0006]圖1介紹了全局采樣時鐘技術的原理，當每個通道的時鐘CLKi (?=1，2...，Μ)和全局米樣時鐘CLK同時為高時,對輸入信號進行米樣,單通道米樣時鐘米樣時間為全局米樣時鐘周期的一半，每通道時鐘CLKi總是在全局采樣時鐘CLK為低電平后才變低，由于采樣時間由全局采樣時鐘CLK的下降沿決定，消除了通道間采樣時鐘CLKi的相位誤差。由于引入全局采樣開關也會產生新的誤差:全局采樣開關引入寄生電容，當單通道時鐘CLKi斷開時，寄生電容的電荷會丟失，影響保持相位的建立精度，并且該失配將在多通道模數轉換器輸出引起失調雜散，進而降低信噪比，而且全局采樣開關斷開時由于時鐘饋通和溝道電荷注入也會影響單通道模數轉換器失調、增益和非線性誤差，帶來模數轉換器動態性能的下降。 [0007]圖2給出了時鐘失配補償技術的一種實現方式，所述實現方式的結構包括輸入分解濾波器201、子ADC202、插值濾波器203、數字濾波器204和重構單元205。輸入信號進入分解濾波器201將其分解在不同頻帶內，分解濾波器201既可以是連續時間濾波器也可以是離散時間濾波器，工作頻率比較高的情況下需要采用模擬時間濾波器。然后分解后的信號進入各子ADC202進行轉換，得到的數字信號進入插值濾波器203進行數字插值運算，其結果進入數字濾波器204進行濾波，最終進入重構單元205將輸出信號進行重構，采用輸入分解濾波器201和數字濾波器204可以對采樣時鐘誤差進行平均化從而實現補償。但是由于引入模擬濾波器，增加了硬件代價和功耗，而且也使得設計難度進一步加大。
[0008]圖3給出了基于延時鎖定環消除多通道采樣時鐘誤差的方法。與時鐘失配補償技術所不同的是，該方法不通過對轉換器輸出結果進行誤差提取和補償，而是對多通道間采樣時鐘誤差進行校準。所述延時鎖定環包括鑒相器301、電荷泵302、低通濾波器303、可控延時線304和時鐘分布網絡305。鑒相器301接收輸入時鐘信號和時鐘分布網絡305的反饋時鐘信號，進行相位比較操作，并將所述比較操作的結果輸入到電荷泵302，通過控制電荷泵302開啟和關斷的時間來調整低通濾波器303的輸出電壓，所述調整后的輸出電壓輸入到可控延時線305中，通過閉環控制來調整輸出時鐘的相位。延時鎖定環可以設置可控延時線304內部延時單元的數量來得到不同相位差精度的等相位的時鐘信號，但是延時鎖定環為了實現鎖定，要求輸入時鐘信號和反饋時鐘信號的相差為零，也就是說，反饋時鐘信號是輸入時鐘信號延遲整數個時鐘周期得到的，這就對整個環路的設計增加了難度，為了保證高的相位校準精度，延時單元的數量會很多，若采用數字方法實現則很難保證其在高頻工作，如果采用模擬方法實現則需要保證延時單元具有很好的噪聲抑制能力，在轉換器工作時任何電源、襯底耦合的噪聲都會影響其相位校準的精度，而且時鐘分布網絡305中各多通道采樣時鐘的時鐘分布路徑的失配將會進一步增加多通道采樣時鐘的誤差。
[0009]在多通道時間交織高速高精度模數轉換器中，通道間的增益誤差、失調誤差和采樣時鐘誤差會影響轉換器的靜態和動態性能，降低轉換精度，需要對其進行誤差校準，而通道間的采樣時鐘誤差已經成為超高速數據轉換器設計的瓶頸，對轉換器輸出數據進行統計提取通道間采樣時鐘誤差和補償的方法很難取得良好的效果，因此，如何更好地得到多通道采樣時鐘就成為目前電路設計的一種趨勢。

【發明內容】

[0010]本發明的目的在于克服現有技術的上述不足，提供一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，該采樣時鐘產生電路可以產生多通道模數轉換器所需的多路等相位采樣時鐘，另外對通道間時鐘誤差進行了校準設計，可以保證在高速時鐘下能夠得到等相位的多路采樣時鐘信號，提高模數轉換器中采樣保持電路的采樣精度。
[0011]本發明的上述目的主要是通過如下技術方案予以實現的:
[0012]一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，包括多相位時鐘產生模塊、占空比恢復電路和通道選擇模塊，所述多相位時鐘產生模塊包括兩相時鐘模塊和多相位脈沖模塊，其中:
[0013]兩相時鐘模塊:將外部輸入的全局時鐘信號進行反相后得到反相全局時鐘信號，對所述全局時鐘信號和反相全局時鐘信號進行相位差校準，并將校準后的全局時鐘信號和反相全局時鐘信號輸出給多相位脈沖模塊；
[0014]多相位脈沖模塊:接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，將所述校準后的全局時鐘信號和反相時鐘信號通過內部若干個多相位時鐘產生單元分別進行相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，將所述脈沖信號輸出給占空比恢復電路；
[0015]占空比恢復電路:將從多相位脈沖模塊接收的脈沖信號進行占空比恢復，并輸出采樣時鐘信號給外部多通道模數轉換器；
[0016]通道選擇模塊:接收外部串口寫入的控制信號1，根據所述控制信號判斷需要的內部通道數，并控制內部通道的開啟和關斷，同時根據所述控制信號I選擇多相位脈沖模塊內部多相位時鐘產生單元的數量，并將選擇結果作為控制信號2輸出給多相位脈沖模塊。
[0017]在上述用于多通道時間交織模數轉換器的采樣時鐘產生電路中，兩相時鐘模塊包括單邊沿鑒相器、第一濾波器、差分放大器和可控延時線，其中單邊沿鑒相器接收外部輸入的全局時鐘信號和可控延時線輸出的反相全局時鐘信號，進行鑒相操作，得到兩組方波信號，輸出給第一濾波器；第一濾波器接收所述兩組方波信號，提取直流分量，并將兩組直流分量輸出給差分放大器；差分放大器對兩組直流分量信號作求差運算，將求差運算結果作為控制信號3輸入到可控延時線,可控延時線接收外部輸入的全局時鐘信號和放大器輸出的控制信號3，調整全局時鐘信號的相位得到反向全局時鐘信號，當反向全局時鐘的相位與全局時鐘信號的相位相差180°時,完成相位校準,將校準后的全局時鐘信號和反向全局時鐘信號輸出給多相位脈沖模塊，同時將校準后的反向全局時鐘信號輸出給單邊沿鑒相器。
[0018]在上述用于多通道時間交織模數轉換器的采樣時鐘產生電路中，多相位脈沖模塊由多級具有相同結構的多相位時鐘產生單元構成，每級多相位時鐘產生單元包括脈沖產生電路和若干個相位校準電路，其中:脈沖產生電路接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，根據所述控制信號2選擇內部多相位時鐘產生單元的數量，將全局時鐘信號和反相全局時鐘信號進行相位運算后得到脈沖信號，將所述脈沖信號輸出給相位校準電路；若干個相位校準電路將所述脈沖信號分別進行相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，將所述脈沖信號輸出給占空比恢復電路。
[0019]在上述用于多通道時間交織模數轉換器的采樣時鐘產生電路中，每個相位校準電路包括雙邊沿鑒相器、電荷泵、第二濾波器和延時線，其中雙邊沿檢相器接收脈沖產生電路輸出的脈沖信號和延時線輸出的脈沖信號，并對兩個脈沖信號進行鑒相操作，得到兩組方波信號，輸出給電荷泵；電荷泵接收所述兩組方波信號，由方波信號調整電荷泵的輸出電壓，并輸出調整后的電壓信號給第二濾波器；第二濾波器對調整后的電壓信號進行濾波，提取直流分量作為控制信號4輸入到延時線；延時線接收脈沖產生電路輸出的脈沖信號和第二濾波器輸出的控制信號4，將所述脈沖信號進行相位二分運算得到兩個脈沖信號，當所述兩個脈沖信號的相位差為輸入的脈沖信號上升沿到下降沿時間差的一半時，完成相位校準，并將校準后的脈沖信號同時輸出給雙邊沿鑒相器和下一級多相位時鐘產生單元的脈沖產生電路。
[0020]在上述用于多通道時間交織模數轉換器的采樣時鐘產生電路中，占空比恢復電路包括邊沿調整電路、緩沖電路、第三濾波器和差分放大器，其中邊沿調整電路接收差分放大器輸出的控制信號5和多相位脈沖模塊輸出的脈沖信號，對所述脈沖信號上升沿和下降沿出現時刻的時間差進行調整，并將調整后的脈沖信號同時輸出給緩沖電路和第三濾波器，第三濾波器對脈沖信號進行積分運算，提取脈沖信號的共模電壓，將脈沖信號的共模電壓輸出給差分放大器；差分差分放大器將所述共模電壓與目標電壓進行求差運算，將求差運算結果作為控制信號5輸出給邊沿調整電路；緩沖電路接收調整后的脈沖信號進行緩沖后得到輸出時鐘信號輸出給外部多通道模數轉換器；當邊沿調整電路中脈沖信號上升沿到下降沿出現時刻的時間差與所述下降沿到下一個上升沿出現時刻的時間差相等時，邊沿調整電路完成調整過程，脈沖信號的占空比為恒定的50%，最終通過緩沖電路進行緩沖后輸出具有50%恒定占空比的時鐘信號。
[0021]在上述用于多通道時間交織模數轉換器的采樣時鐘產生電路中，當積分運算結果與目標電壓相等時，邊沿調整不再發生變化，最終通過緩沖電路輸出具有50%恒定占空比的時鐘信號。
[0022]本發明與現有技術相比的有益效果是:
[0023](I)、本發明提出的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，不依賴于輸入參考信號，可以實現對多通道間采樣時鐘誤差的消除，不會影響模數轉換器的正常工作；
[0024](2)、本發明提出的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，不同于【背景技術】中第一種技術需要引入全局采樣時鐘開關而影響了誤差校準的精度，本發明采用相位二分法的方式逐級產生等相位差的時鐘信號，并對相鄰相位差的時鐘信號進行校準，可以完全消除采樣時鐘誤差；
[0025](3)、本發明提出的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，不同于【背景技術】中第二種技術利用轉換器的輸出來提取采樣時鐘誤差，不需要復雜的濾波器組，同時能夠準確提取通道間的采樣時鐘誤差，在采樣時鐘生成時消除通道間的誤差，減小了硬件的代價，降低了成本，同時提高了校準的精度；
[0026](4)、本發明提出的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，不同于【背景技術】中第三種技術采用延時鎖定環生成等相位差的采樣時鐘信號同時校準通道間誤差的方法，不需要將輸入時鐘和經過時鐘分布網絡的反饋時鐘進行周期對齊，這樣就不存在速度和精度上的折衷，可以滿足高速應用中對通道間采樣時鐘誤差的苛刻要求；
[0027](5)、本發明采樣時鐘產生電路在不改變高速模數轉換器的工作狀態的情況下，對多通道采樣時鐘的誤差進行校準；該電路可以進行結構拓展，能夠使得模數轉換器的工作模式更加靈活，可以實現不同通道選擇下采樣時鐘生成的切換，采用二分法的方式依次產生具有等相位的時鐘信號，同時不需要復雜的濾波器結構實現通道間相位的校準，使模數轉換器在高速工作的情況下能夠兼顧采樣時鐘誤差校準的精度。
【專利附圖】

【附圖說明】
[0028]圖1為全局采樣時鐘技術的原理圖；
[0029]圖2為時鐘失配補償技術的原理圖；
[0030]圖3為延時鎖定環技術的原理圖；
[0031]圖4為本發明采樣時鐘產生電路的結構示意圖；
[0032]圖5為本發明兩相時鐘模塊的結構圖；
[0033]圖6為本發明兩相時鐘模塊的一種電路原理圖；
[0034]圖7為本發明多相位脈沖模塊的結構示意圖；
[0035]圖8為本發明多相位脈沖模塊中多相位時鐘產生單元的結構示意圖；
[0036]圖9為本發明多相位脈沖模塊中雙邊沿鑒相器的電路原理圖；
[0037]圖10為本發明占空比恢復電路的結構示意圖；
[0038]圖11為本發明占空比恢復電路的電路原理圖；
[0039]圖12為本發明占空比恢復電路工作的時序圖。
【具體實施方式】
[0040]下面結合附圖和具體實施例對本發明作進一步詳細的描述:
[0041]如圖4所示為本發明采樣時鐘產生電路的結構示意圖，由圖可知本發明采樣時鐘產生電路由多相位時鐘產生模塊400、占空比恢復電路410、通道選擇模塊420構成。其中多相位時鐘產生模塊400產生多通道數模轉換器所需的多相位時鐘信號，同時對多相位時鐘信號的相位誤差進行補償，保證數模轉換器通道間的采樣時鐘的準確性。占空比恢復電路410用來將多相位時鐘產生模塊產生的多相位時鐘與輸入全局時鐘信號進行邊沿同步操作，即將從多相位脈沖模塊接收的脈沖信號進行占空比恢復，其輸出的多相位時鐘信號作為外部多通道模數轉換器采樣保持電路的采樣時鐘信號。通道選擇模塊420接收外部串口(SPI)寫入的控制碼(控制信號1)，根據所述控制信號判斷需要的內部通道數，并控制內部通道的開啟和關斷，同時根據所述控制信號I選擇多相位脈沖模塊內部多相位時鐘，以實現不同通道選擇下采樣時鐘地生成。[0042]多相位時鐘產生模塊400由兩相時鐘模塊401和多相位脈沖模塊402構成。其中兩相時鐘模塊401將外部輸入的全局時鐘信號進行反相后得到反相全局時鐘信號，對全局時鐘信號和反相全局時鐘信號進行相位差校準，并將校準后的全局時鐘信號和反相全局時鐘信號輸出給多相位脈沖模塊。多相位脈沖模塊402接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，將校準后的全局時鐘信號和反相時鐘信號通過內部若干個多相位時鐘產生單元分別進行逐級相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，將脈沖信號輸出給占空比恢復電路，在不引入復雜結構的情況下保證多相位脈沖信號之間具有相等的相位差。
[0043]如圖5所示為本發明兩相時鐘模塊的結構圖，由圖可知兩相時鐘模塊401包括單邊沿鑒相器501、第一濾波器502、差分放大器503和可控延時線504，其中單邊沿鑒相器501接收外部輸入的全局時鐘信號和可控延時線輸出的反相全局時鐘信號,進行鑒相操作，得到兩組方波信號，輸出給第一濾波器502。具體為:單邊沿鑒相器501主要實現輸入信號的上升沿的相位比較，即對輸入信號的上升沿的時間進行比較，輸出得到一組方波信號，其中一個方波信號505的高電平的寬度反應了輸入時鐘信號的上升沿出現的時刻到輸出時鐘信號的上升沿出現的時刻的時間寬度，另一個方波信號506的高電平的寬度反應了輸出時鐘信號的上升沿出現的時刻到輸入時鐘信號的下一個周期上升沿出現的時刻的時間寬度。這一組方波信號輸入到第一濾波器502中。
[0044]第一濾波器502接收兩組方波信號，提取直流分量，并將兩組直流分量輸出給差分放大器503。差分放大器503對兩組直流分量信號作求差運算，將求差運算結果作為控制信號3輸入到可控延時線504。可控延時線504接收外部輸入的全局時鐘信號和放大器輸出的控制信號3，調整全局時鐘信號的相位得到反向全局時鐘信號，當反向全局時鐘的相位與全局時鐘信號的相位相差180°時,完成相位校準,將校準后的全局時鐘信號和反向全局時鐘信號輸出給多相位脈沖模塊402，同時將校準后的反向全局時鐘信號輸出給單邊沿鑒相器501。
[0045]由于輸出時鐘信號是輸入時鐘信號的延時版本(相位和延時從本質上來說是一致的)，可以通過下面關系對其進行說明:輸入時鐘信號的周期為T，第一個上升沿出現的時刻為t0，則輸出時鐘第一個上升沿出現的時刻為tl，記tl=tO+Atl ( Atl>0)，則第一個方波信號的高電平寬度Λ tl，則輸入時鐘信號第二個上升沿出現的時刻為tO+T，記tO+T=tl+At2，則第二個方波信號的高電平寬度At2，當Atl=At2時，完成延時調整過程，則有tl=tO+T/2，從相位上分析設輸入時鐘的上升沿為0°相位，則下一個上升沿為360°相位，輸出時鐘的上升沿為180°相位，也可以說經過兩相時鐘模塊分別得到了同相(0°相位)和反相(180°相位)的時鐘信號。當由于噪聲影響使得上述等式不成立時，則電路將會對該誤差進行校準直至誤差消除。
[0046]如圖6所示為本發明兩相時鐘模塊的一種電路原理圖，由圖可知，單邊沿鑒相器600由6個MOS管構成，其中Ml、M2為輸入對管，M3?M6組成一個交叉耦合反相器，它是一個正反饋結構，能夠快速完成輸入信號鑒相。第一濾波器610對鑒相結果進行積分提取直流分量，將其作為差分差分放大器620的輸入，差分差分放大器620對這兩個直流量進行比較，將差量輸出到可控延時線640中，其由一個電流控制反相器構成,可以對充電電流和放電電流進行控制，從而實現控制輸入時鐘信號的邊沿出現的時間，即對時鐘信號的相位進行調制，最終當輸入和輸出時鐘信號的相位為同相(0°相位)和反相(180°相位)的關系時，濾波器610輸出的直流量相同，差分差分放大器630的差量輸出為O,則可控延時線640的充放電電流相等，當相位差關系發生變化時，該模塊可以對相位誤差進行校準，直至相位差回到動態平衡狀態。當相位差大于180°時，差分放大器存在差量，得到控制信號調整可控延時線630的電流，且充電電流大于放電電流，則輸出時鐘信號的下降沿出現的時刻往后延遲，而上升沿出現的時刻會超前，最終縮小相位差直至等于180°實現動態平衡；反之，當相位差小于180°時，差分放大器存在差量，得到控制信號調整可控延時線630的電流，且充電電流小于放電電流，則輸出時鐘信號的下降沿出現的時刻會超前，而上升沿出現的時刻會往后延遲，最終縮小相位差直至等于180°實現動態平衡。 [0047]如圖7所示為本發明多相位脈沖模塊的結構示意圖，由圖可知多相位脈沖模塊402由多級具有相同結構的多相位時鐘產生單元構成，用來產生多通道采保電路的采樣時鐘所需的脈沖信號，隨著級數的遞增，產生的脈沖信號數呈指數級遞增。若一共有M級，則第M級輸出產生2 00個具有等相位差(針對上升沿而言)的脈沖信號，如圖7中第一級700、第二級710……。每級多相位時鐘產生單元包括脈沖產生電路和若干個相位校準電路，其中:脈沖產生電路接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，根據控制信號2選擇內部多相位時鐘產生單元的數量，將全局時鐘信號和反相全局時鐘信號進行相位運算后得到脈沖信號，將該脈沖信號輸出給相位校準電路；若干個相位校準電路將該脈沖信號分別進行相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，并將等相位差的脈沖信號輸出給占空比恢復電路。
[0048]如果所需級數M=2，除了兩相時鐘模塊工作外，多相位脈沖模塊中有一級(兩組)多相位時鐘產生單兀工作，脈沖產生電路701接收同相和反相時鐘信號,產生兩個脈沖信號，分別是脈沖信號Pl和脈沖信號P2，Pl高電平寬度為同相時鐘上升沿出現的時刻到反相時鐘上升沿出現時刻的時間寬度，P2高電平寬度為反相時鐘上升沿出現時刻到同相時鐘上升沿出現時刻的時間寬度，然后進入到校準延遲單元702中，將輸入的脈沖信號進行延時處理的同時得到兩個脈沖信號，分別是原脈沖信號和延時版本的脈沖信號，其上升沿出現的時間為原脈沖信號上升沿到下降沿的時間寬度的一半，從相位上來說，原脈沖信號的相位為O。，則下降沿的相位為180°，延時版本的脈沖信號的上升沿出現的時間從相位上來說則為90° ,同理,輸入反相時鐘信號輸出原脈沖信號和延時版本的脈沖信號,原脈沖信號的相位為180°，則下降沿的相位為180°，延時版本脈沖信號為270°，通過第一級多相位產生單元共輸出4個等相位差的脈沖信號，相位分別為0°、90°、180°和270°。
[0049]如果所需級數M=3，除了兩相時鐘模塊工作外，多相位脈沖模塊中有兩級(六組)多相位時鐘產生單元工作，第一級多相位時鐘產生單元得到的4個等相位差的脈沖信號輸入到第二級多相位產生單元710中，輸入到第二級多相位時鐘產生單元后，分別產生四組脈沖信號，分別是(Pl，P3)、(P3，P2)、(P2，P4)和(P4，P1)，對應相位關系為(0°，90° )、(90。，180。),(180°，270。)和(270°，360。)，四組脈沖高電平寬度為輸入脈沖信號的上升沿出現時間差的寬度。這些脈沖經過校準延時單元712后得到原脈沖信號和延時的脈沖信號，從相位上來說，輸入的四個脈沖信號分別為0°、90°、180°和270°，則輸出延時的脈沖信號的相位分別為45°、135°、225°和315°，共得到8個等相位差的脈沖信號。通過控制更多級的多相位產生單元的工作狀態，則可以得到更多等相位差的脈沖信號。
[0050]如圖8所示為本發明多相位脈沖模塊中多相位時鐘產生單元的結構示意圖，多相位時鐘產生單元由脈沖產生電路800和相位校準電路810構成。脈沖產生電路800由一個簡單的同步器801和反相器構成，輸入信號CLKl和CLK2為輸入脈沖信號，CLK2的上升沿滯后于CLK1，通過同步器801和反相器后得到所需的脈沖信號，其高電平寬度為輸入脈沖信號的上升沿的時間差。
[0051]相位校準電路810由一個延時鎖定環實現，包括雙邊沿鑒相器811、電荷泵812、第二濾波器813、延時線814，其中雙邊沿檢相器811接收脈沖產生電路輸出的脈沖信號和延時線輸出的脈沖信號，并對兩個脈沖信號進行鑒相操作，得到兩組方波信號，輸出給電荷泵。雙邊沿鑒相器811可以對脈沖信號上升沿和下降沿的相位同時進行鑒別，其可以采用圖9所示的電路實現(圖9為本發明多相位脈沖模塊中雙邊沿鑒相器的電路原理圖)；其與上述脈沖產生電路的實現方式類似，輸入信號CLKl和CLK2為輸入脈沖信號，CLK2的上升沿滯后于CLK1，輸出脈沖Pl和P2高電平的寬度則分別反應了 CLKl上升沿到CLK2上升沿的時間差以及CLK2上升沿到CLKl下降沿的時間差。需要注意的是，除了保證同步器單元901和911的匹配以外，還要使得反相器902和傳輸門913在門延時上要保持嚴格一致。
[0052]電荷泵812接收兩組方波信號，由方波信號調整電荷泵812的輸出電壓，并輸出調整后的電壓信號給第二濾波器813 ;第二濾波器813對調整后的電壓信號進行濾波，提取直流分量作為控制信號4輸入到延時線814 ;延時線814接收脈沖產生電路輸出的脈沖信號和第二濾波器輸出的控制信號4，將所述脈沖信號進行相位二分運算得到兩個脈沖信號，當所述兩個脈沖信號的相位差(即上升沿出現的時間差)為輸入的脈沖信號上升沿到下降沿時間差的一半時，完成相位校準，并將校準后的脈沖信號同時輸出給雙邊沿鑒相器811和下一級多相位時鐘產生單元的脈沖產生電路。
[0053]產生的多個等相位差的脈沖信號由于寬度比較小，直接作為采樣時鐘信號會由于快速切換而降低了采樣精度，本發明采用占空比恢復電路將脈沖信號恢復成具有50%占空比的時鐘信號，其結構如圖10所示(圖10為本發明占空比恢復電路的結構示意圖)，占空比恢復電路1000包括邊沿調整電路1001、緩沖電路1002、第三濾波器1003和差分放大器1004，其中邊沿調整電路1001接收差分放大器1004輸出的控制信號5和多相位脈沖模塊輸出的脈沖信號，對所述脈沖信號上升沿和下降沿出現時刻的時間差進行調整，并將調整后的脈沖信號同時輸出給緩沖電路1002和第三濾波器1003，第三濾波器1003對脈沖信號進行積分運算，提取脈沖信號的共模電壓，將脈沖信號的共模電壓輸出給差分放大器1004 ；差分差分放大器1004將所述共模電壓與目標電壓進行求差運算，將求差運算結果作為控制信號5輸出給邊沿調整電路1001 ;緩沖電路1002接收調整后的脈沖信號進行緩沖后得到輸出時鐘信號輸出給外部多通道模數轉換器。當邊沿調整電路中脈沖信號上升沿到下降沿出現時刻的時間差與該下降沿到下一個上升沿出現時刻的時間差相等時(即當共模電壓與目標電壓相等時)，邊沿調整電路完成調整過程，脈沖信號的占空比為恒定的50%，最終通過緩沖電路1002進行緩沖后輸出具有50%恒定占空比的時鐘信號。
[0054]如圖11所示為本發明占空比恢復電路的電路原理圖，圖11是占空比恢復電路的一種電路實現方式。邊沿調整電路1100由一個電流調整單元構成，可以分別對充電電流和放電電流進行控制。濾波器1120可以用簡單的RC電路實現。而差分差分放大器可以用一個簡單的帶有共模反饋的差分Cascode實現,一般將Vmid的電壓設定成工作電源電壓的一半。具體工作時序參見圖12的說明(圖12為本發明占空比恢復電路工作的時序圖)。當提取的共模分量大于Vmid，說明輸出脈沖的占空比大于50%，電容C3充電，電容C4放電，則邊沿調整電路1100放電電流大于充電電流，則輸出脈沖下降沿的出現的時間會超前，占空比則會降低；反之，當提取的共模分量小于Vmid，說明輸出脈沖的占空比小于50%，電容C3放電，電容C4充電，則邊沿調整電路1100放電電流小于充電電流，則輸出脈沖的上升沿出現的時間會超前，占空比則會增加，最終，當輸出脈沖的占空比等于50%時，充放電電流不變，從而占空比也不再發生變化。
[0055]以上所述，僅為本發明最佳的【具體實施方式】，但本發明的保護范圍并不局限于此，任何熟悉本【技術領域】的技術人員在本發明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護范圍之內。
[0056]本發明說明書中未作詳細描述的內容屬于本領域專業技術人員的公知技術。
【權利要求】
1.一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:包括多相位時鐘產生模塊、占空比恢復電路和通道選擇模塊,所述多相位時鐘產生模塊包括兩相時鐘模塊和多相位脈沖模塊，其中: 兩相時鐘模塊:將外部輸入的全局時鐘信號進行反相后得到反相全局時鐘信號，對所述全局時鐘信號和反相全局時鐘信號進行相位差校準，并將校準后的全局時鐘信號和反相全局時鐘信號輸出給多相位脈沖模塊； 多相位脈沖模塊:接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，將所述校準后的全局時鐘信號和反相時鐘信號通過內部若干個多相位時鐘產生單元分別進行相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，將所述脈沖信號輸出給占空比恢復電路； 占空比恢復電路:將從多相位脈沖模塊接收的脈沖信號進行占空比恢復，并輸出采樣時鐘信號給外部多通道模數轉換器； 通道選擇模塊:接收外部串口寫入的控制信號1，根據所述控制信號判斷需要的內部通道數，并控制內部通道的開啟和關斷，同時根據所述控制信號I選擇多相位脈沖模塊內部多相位時鐘產生單元的數量，并將選擇結果作為控制信號2輸出給多相位脈沖模塊。
2.根據權利要求1所述的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:所述兩相時鐘模塊包括單邊沿鑒相器、第一濾波器、差分放大器和可控延時線，其中單邊沿鑒相器接收外部輸入的全局時鐘信號和可控延時線輸出的反相全局時鐘信號，進行鑒相操作，得到兩組方波信號，輸出給第一濾波器；第一濾波器接收所述兩組方波信號，提取直流分量，并將兩組直流分量輸出給差分放大器；差分放大器對兩組直流分量信號作求差運算，將求差運算結果作為控制信號3輸入到可控延時線，可控延時線接收外部輸入的全局時鐘信號和放大器輸出的控制信號3，調整全局時鐘信號的相位得到反向全局時鐘信號，當反向全局時鐘的相位與全局時鐘信號的相位相差180°時，完成相位校準，將校準后的全局時鐘信號和反向全局時鐘信號輸出給多相位脈沖模塊，同時將校準后的反向全局時鐘信號輸出給單邊沿鑒相器。
3.根據權利要求1所述的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:所述多相位脈沖模塊由多級具有相同結構的多相位時鐘產生單元構成，每級多相位時鐘產生單元包括脈沖產生電路和若干個相位校準電路，其中:脈沖產生電路接收通道選擇模塊輸出的控制信號2和兩相時鐘模塊輸出的校準后的全局時鐘信號和反相全局時鐘信號，根據所述控制信號2選擇內部多相位時鐘產生單元的數量，將全局時鐘信號和反相全局時鐘信號進行相位運算后得到脈沖信號，將所述脈沖信號輸出給相位校準電路；若干個相位校準電路將所述脈沖信號分別進行相位二分運算，并分別對相位二分運算的兩個結果進行相位差校準，得到一系列等相位差的脈沖信號，將所述脈沖信號輸出給占空比恢復電路。
4.根據權利要求3所述的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:所述每個相位校準電路包括雙邊沿鑒相器、電荷泵、第二濾波器和延時線，其中雙邊沿檢相器接收脈沖產生電路輸出的脈沖信號和延時線輸出的脈沖信號，并對兩個脈沖信號進行鑒相操作，得到兩組方波信號，輸出給電荷泵；電荷泵接收所述兩組方波信號，由方波信號調整電荷泵的輸出電壓，并輸出調整后的電壓信號給第二濾波器；第二濾波器對調整后的電壓信號進行濾波，提取直流分量作為控制信號4輸入到延時線；延時線接收脈沖產生電路輸出的脈沖信號和第二濾波器輸出的控制信號4，將所述脈沖信號進行相位二分運算得到兩個脈沖信號，當所述兩個脈沖信號的相位差為輸入的脈沖信號上升沿到下降沿時間差的一半時，完成相位校準，并將校準后的脈沖信號同時輸出給雙邊沿鑒相器和下一級多相位時鐘產生單元的脈沖產生電路。
5.根據權利要求1所述的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:所述占空比恢復電路包括邊沿調整電路、緩沖電路、第三濾波器和差分放大器，其中邊沿調整電路接收差分放大器輸出的控制信號5和多相位脈沖模塊輸出的脈沖信號，對所述脈沖信號上升沿和下降沿出現時刻的時間差進行調整，并將調整后的脈沖信號同時輸出給緩沖電路和第三濾波器，第三濾波器對脈沖信號進行積分運算，提取脈沖信號的共模電壓，將脈沖信號的共模電壓輸出給差分放大器；差分差分放大器將所述共模電壓與目標電壓進行求差運算，將求差運算結果作為控制信號5輸出給邊沿調整電路；緩沖電路接收調整后的脈沖信號進行緩沖后得到輸出時鐘信號輸出給外部多通道模數轉換器；當邊沿調整電路中脈沖信號上升沿到下降沿出現時刻的時間差與所述下降沿到下一個上升沿出現時刻的時間差相等時，邊沿調整電路完成調整過程，脈沖信號的占空比為恒定的50%,最終通過緩沖電路進行緩沖后輸出具有50%恒定占空比的時鐘信號。
6.根據權利要求5所述的一種用于多通道時間交織模數轉換器的采樣時鐘產生電路，其特征在于:當積分運算結果與目標電壓相等時，邊沿調整不再發生變化，最終通過緩沖電路輸出具有50%恒定占空比的時鐘信號。
【文檔編號】H03M1/10GK103944568SQ201410141378
【公開日】2014年7月23日 申請日期:2014年4月8日 優先權日:2014年4月8日
【發明者】何斌, 王宗民, 張鐵良, 楊松, 蔡偉, 李琦嶂, 李國峰, 虞堅, 李 浩 申請人:北京時代民芯科技有限公司, 北京微電子技術研究所