多相位時鐘產生系統的時鐘鎖定方法及裝置制造方法
【專利摘要】本發明提供一種多相位時鐘產生系統的時鐘鎖定方法及裝置。該系統包括N個DCDL構成的數字延時鏈，該DCDL包括第一DC鏈和第二DC，第一DC鏈包括至少一個第一DC；該方法包括：根據調節碼調節第一DC鏈的延時，待數字延時鏈輸出的時鐘相位滯后于參考時鐘相位時進行第一次鎖定；將鎖定時的調節碼的最后一位清零以使數字延時鏈的延時回退N個第一DC的延時進而輸出第一時鐘信號；根據第一時鐘信號與參考時鐘信號生成余數碼；根據余數碼將第一時鐘信號與參考時鐘信號間的相位差以第二DC的延時為單位均勻補償到數字延時鏈中，從而減小了多相位時鐘產生系統輸出的第一時鐘信號的相位與參考時鐘的相位間的延時誤差。
【專利說明】多相位時鐘產生系統的時鐘鎖定方法及裝置
【技術領域】
[0001]本發明涉及通信【技術領域】，尤其涉及一種多相位時鐘產生系統的時鐘鎖定方法及
>J-U ρ?α裝直。
【背景技術】
[0002]隨著超大規模集成電路的主頻不斷提高以及芯片間并行數據請求的不斷增加，系統對芯片間的通信系統的帶寬提出了更高的要求。高速、并行的芯片間的通信系統中，需要對多路并行的信道傳輸的數據進行串并轉換和同步，這就對多相位時鐘產生系統提出了迫切的需求。以兩個芯片通信為例(分別為芯片A和芯片B，芯片A為發送端，芯片B為接收端)，數據在芯片A和芯片B的內部均是以并行的方式傳遞的；當芯片A需要將該多路并行數據發送給芯片B時(此時芯片A內部的時鐘產生系統會給芯片A提供一參考時鐘信號)，需要將并行數據轉換為串行數據后發送給芯片B;芯片B在接收該串行數據后，利用多相位時鐘產生系統輸出的時鐘信號對該串行數據進行采樣，從而將該串行數據轉換為并行數據后在芯片B內部使用。要實現對串行數據的正確采樣，需要確保該時鐘信號與芯片A的輸入參考時鐘信號的頻率和相位盡量保持一致，當二者一致后進行時鐘鎖定，芯片B就可以利用該時鐘信號進行串行數據的采樣。
[0003]現有技術中的多相位時鐘產生系統(以產生8相位時鐘為例，但并不限于8相)，如圖1所示，整個延時鏈由完全相同的8條數字控制延時鏈(Digital Control Delay Chain,以下簡稱D⑶L)組成，每條D⑶L都受統一的調節碼(Tune Codes)控制自身的延時長度(每個D⑶L中都包含相應的延 時單元(Delay Cell,以下簡稱DC)，每個DC均有一定的延時)，每條ECDL的時間延時長度相同。圖1中的控制單元通過Tune Codes控制ECDL的延時(增加或減少延時)來調整輸出的時鐘信號的相位，使得最后一條DCDL輸出的時鐘信號與圖1所輸入的參考時鐘信號保持同步后進行時鐘鎖定，即該時鐘鎖定調節步長為8個DC的延時長度。因此在整個延時鏈完成鑒相鎖定輸出360°時鐘時，8個D⑶L延時鏈的輸出端可以輸出45°至360°的8相時鐘，每相時鐘的相位間隔為45°，接收端的芯片即可利用上述8相時鐘信號進行串行數據的采樣。
[0004]但是現有技術的多相位時鐘產生系統中每條D⑶L中的理想輸出為45°至360°的8相時鐘，每相時鐘的相位間隔為45 °，但是由于每條DCDL中的DC在實際使用中搭建DC的元器件產生的實際延時長度與理想延時長度存在誤差鎖定調節步長過大，且，隨著輸出時鐘的相位個數增長而誤差也會成比例增長，即使每一級一條DCDL的延時和標準理想相比相差很小，在多相位時鐘的累積效應下，會造成后面時鐘的采樣相位和標準理想相位之間存在有很大的延時偏差，導致誤差增大。

【發明內容】

[0005]本發明提供一種多相位時鐘產生系統的時鐘鎖定方法及裝置，減小了現有技術中多相位時鐘產生系統中的數字延時鏈輸出的時鐘信號的相位與參考時鐘信號的相位之間的延時誤差。[0006]本發明第一方面提供一種多相位時鐘產生系統的時鐘鎖定方法,所述多相位時鐘產生系統包括一數字延時鏈，所述數字延時鏈包括N條數字控制延時鏈D⑶L，所述D⑶L包括第一延時單元DC鏈和第二 DC，所述第一 DC鏈包括至少一個第一 DC，所述第一 DC和所述第二 DC的延時長度相同，所述N為大于等于I的正整數；所述方法包括:
[0007]根據調節碼調節所述第一 DC鏈的延時長度，待所述數字延時鏈輸出的時鐘信號的相位滯后于參考時鐘信號的相位時進行第一次鎖定，所述調節碼的一位對應N個所述第
一DC的延時長度；
[0008]將鎖定時的調節碼的最后一位清零，以使所述數字延時鏈的延時長度回退N個第
一DC的延時長度；
[0009]根據回退N個第一 DC的延時長度后的數字延時鏈輸出的第一時鐘信號與所述參考時鐘信號生成余數碼，所述余數碼的一位對應一條DCDL中的第二 DC ；
[0010]根據所述余數碼，將所述第一時鐘信號與所述參考時鐘信號之間的相位差以所述第二 DC的延時長度為單位均勻補償到數字延時鏈中；
[0011 ] 對補償后的數字延時鏈進行最終鎖定。
[0012]結合第一方面，在第一方面的第一種可能的實施方式中，所述根據所述第一時鐘信號與所述參考時鐘信號生成余數碼，包括:
[0013]根據所述第一時鐘信號與所述參考時鐘信號對回退N個第一 DC的延時長度后的數字延時鏈進行調節，獲取需要打開的第二 DC的個數；
[0014]根據所述需要打開的第二 DC的個數，以所述多相位時鐘產生系統輸出的各個時鐘相位與對應的理想時鐘相位的延時誤差不超過1/2個所述第一 DC的延時長度的方式，從所述N個D⑶L中確定需要打開第二 DC的D⑶L的位置并生成余數碼。
[0015]結合第一方面的第一種可能的實施方式，在第一方面的第二種可能的實施方式中，所述根據所述第一時鐘信號與所述參考時鐘信號對回退N個第一 DC的延時長度后的數字延時鏈進行調節，獲取需要打開的第二 DC的個數，包括:
[0016]以所述第二 DC的延時長度為單位逐步調節所述回退N個第一 DC的延時長度后的數字延時鏈，直至所述回退N個第一 DC的延時長度后的數字延時鏈輸出的第一時鐘信號的相位滯后于所述參考時鐘相位時進行第二次鎖定，獲取需要打開的第二 DC的個數。
[0017]結合第一方面，在第一方面的第三種可能的實施方式中，所述Ν=2η，η為大于等于I的正整數；則所述以所述多相位時鐘產生系統輸出的各個時鐘相位與對應的理想時鐘相位的延時誤差不超過1/2個所述第一 DC的延時長度的方式，從所述N個DCDL中確定需要打開第二 DC的D⑶L的位置，包括:
[0018]根據公式
【權利要求】
1.一種多相位時鐘產生系統的時鐘鎖定方法，其特征在于，所述多相位時鐘產生系統包括一數字延時鏈，所述數字延時鏈包括N條數字控制延時鏈DCDL，所述DCDL包括第一延時單元DC鏈和第二 DC，所述第一 DC鏈包括至少一個第一 DC，所述第一 DC和所述第二 DC的延時長度相同，所述N為大于等于I的正整數；所述方法包括: 根據調節碼調節所述第一 DC鏈的延時長度，待所述數字延時鏈輸出的時鐘信號的相位滯后于參考時鐘信號的相位時進行第一次鎖定，所述調節碼的一位對應N個所述第一 DC的延時長度； 將鎖定時的調節碼的最后一位清零，以使所述數字延時鏈的延時長度回退N個第一 DC的延時長度進而輸出第一時鐘信號； 根據所述第一時鐘信號與所述參考時鐘信號生成余數碼，所述余數碼的一位對應一條DCDL中的第二 DC ； 根據所述余數碼，將所述第一時鐘信號與所述參考時鐘信號之間的相位差以所述第二DC的延時長度為單位均勻補償到數字延時鏈中； 對補償后的數字延時鏈進行最終鎖定。
2.根據權利要求1所述的方法，其特征在于，所述根據所述第一時鐘信號與所述參考時鐘信號生成余數碼，包括: 根據所述第一時鐘信號與所述參考時鐘信號對回退N個第一 DC的延時長度后的數字延時鏈進行調節，獲取需要打開的第二 DC的個數； 根據所述需要打開的第二 DC的個數，以所述多相位時鐘產生系統輸出的各個時鐘相位與對應的理想時鐘相位的延時誤差不超過1/2個所述第一 DC的延時長度的方式，從所述N個D⑶L中確定需要打開第二 DC的D⑶L的位置并生成余數碼。
3.根據權利要求2所述的方法，其特征在于，所述根據所述第一時鐘信號與所述參考時鐘信號對回退N個第一DC的延時長度后的數字延時鏈進行調節，獲取需要打開的第二DC的個數，包括: 以所述第二 DC的延時長度為單位逐步調節所述回退N個第一 DC的延時長度后的數字延時鏈，直至所述回退N個第一 DC的延時長度后的數字延時鏈輸出的第一時鐘信號的相位滯后于所述參考時鐘相位時進行第二次鎖定，獲取需要打開的第二 DC的個數。
4.根據權利要求2所述的方法，其特征在于，所述Ν=2η，η為大于等于I的正整數；則所述以所述多相位時鐘產生系統輸出的各個時鐘相位與對應的理想時鐘相位的延時誤差不超過1/2個所述第一 DC的延時長度的方式，從所述N個DCDL中確定需要打開第二 DC的D⑶L的位置，包括: 根據公式
5.根據權利要求4所述的方法，其特征在于，所述余數碼包括N位，所述余數碼的第m位對應所述數字延時鏈中的第m條DCDL中的第二 DC，m e [1，N]，且m為整數，所述生成余數碼，包括: 根據所述Cu的值將所述余數碼中第Cu位設置為I。
6.一種多相位時鐘產生系統的時鐘鎖定裝置，其特征在于，所述多相位時鐘產生系統包括一數字延時鏈，所述數字延時鏈包括N條數字控制延時鏈DCDL，所述DCDL包括第一延時單元DC鏈和第二 DC，所述第一 DC鏈包括至少一個第一 DC，所述第一 DC和所述第二 DC的延時長度相同，所述N為大于等于I的正整數；所述裝置包括: 第一鎖定模塊，用于根據調節碼調節所述第一 DC鏈的延時長度，待所述數字延時鏈輸出的時鐘信號的相位滯后于參考時鐘信號的相位時進行第一次鎖定，所述調節碼的一位對應N個所述第一 DC的延時長度； 清零模塊，用于將所述第一鎖定模塊鎖定時的調節碼的最后一位清零，以使所述數字延時鏈的延時長度回退N個第一 DC的延時長度進而輸出第一時鐘信號； 生成模塊，用于根據所述第一時鐘信號與所述參考時鐘信號生成余數碼，所述余數碼的一位對應一條D⑶L中的第二 DC ； 補償模塊，用于根據所述生成模塊生成的余數碼，將所述第一時鐘信號與所述參考時鐘信號之間的相位差以所述第二 DC的延時長度為單位均勻補償到數字延時鏈中； 最終鎖定模塊，用于對所述補償模塊補償后的數字延時鏈進行最終鎖定。
7.根據權利要求6所述的裝置，其特征在于，所述生成模塊包括: 調節獲取單元，用于根據所述第一時鐘信號與所述參考時鐘信號對回退N個第一DC的延時長度后的數字延時鏈進行調節，獲取需要打開的第二 DC的個數； 確定生成單元，用于根據所述調節獲取單元獲取的需要打開的第二 DC的個數，以所述多相位時鐘產生系統輸出的各個時鐘相位與對應的理想時鐘相位的延時誤差不超過1/2個所述第一 DC的延時長度的方式，從所述N個DCDL中確定需要打開第二 DC的DCDL的位置并生成余數碼。
8.根據權利要求7所述的裝置，其特征在于，所述調節獲取單元，具體用于以所述第二DC的延時長度為單位逐步調節所述回退N個第一 DC的延時長度后的數字延時鏈，直至所述回退N個第一 DC的延時長度后的數字延時鏈輸出的第一時鐘信號的相位滯后于所述參考時鐘相位時進行第二次鎖定，獲取需要打開的第二 DC的個數。
9.根據權利要求7所述的裝置，其特征在于，所述Ν=2η，η為大于等于I的正整數；則所述確定生成單元包括: 第一確定子單元，用于根據公式M=對M進行2的冪次方的拆分，確定ak的



O值；其中，M為第二 DC的打開個數，k e [O, η-1]且k為整數，ak為中間參量，且ak的值為O或I ;第二確定子單元，用于根據所述第一確定子單元確定的所述ak的值和公式
10.根據權利要求9所述的裝置，其特征在于，所述余數碼包括N位，所述余數碼包括N位，所述余數碼的第m位對應于數字延時鏈中的第m條D⑶L中的第二 DC, m ∈[1, N],且m為整數，所述確定生成單元，還包括: 生成子單元，用于根據所述第二確定子單元確定的所述Ciik的值，將所述余數碼中第(\k位設 置為I。
【文檔編號】H03L7/08GK103684432SQ201310652761
【公開日】2014年3月26日 申請日期:2013年12月5日 優先權日:2013年12月5日
【發明者】荊華, 劉敬輝 申請人:龍芯中科技術有限公司