共模反饋的差分放大電路及方法、集成電路的制作方法
【專利摘要】本發明公開了一種共模反饋的差分放大電路及方法、集成電路，共模反饋(CMFB)環路對第一共模信號分壓產生第二共模信號和第三共模信號，差分放大器設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，CMFB環路根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號；通過本發明的方案，差分放大器在輸入級對第二共模信號和第三共模信號的處理不需連接高壓的功率電源，并且，不再需要對輸出信號間的電壓進行電阻分壓實現共模反饋，從而能夠降低功耗。
【專利說明】共模反饋的差分放大電路及方法、集成電路

【技術領域】
[0001]本發明涉及差分放大電路，尤其涉及一種共模反饋的差分放大電路及方法、集成電路。

【背景技術】
[0002]差分放大電路利用電路參數的對稱性和負反饋作用，能夠有效地穩定靜態工作點，并以放大差模信號、抑制共模信號為顯著特征，廣泛應用于直接耦合電路和測量電路的輸入級。
[0003]差分放大電路中，差分放大器一般需要共模反饋(CMFB, Common Mode Feedback)環路，所述CMFB電路用于設置共模電壓。目前，隨著各種電子產品的低功耗要求越來越高，電子產品所使用的差分放大電路也需要盡可能的降低功耗。


【發明內容】

[0004]為解決現有技術中的問題，本發明提供一種共模反饋的差分放大電路及方法、集成電路。
[0005]本發明的技術方案是這樣實現的:
[0006]本發明提供的一種共模反饋的差分放大電路，該差分放大電路包括:CMFB環路、差分放大器；其中，
[0007]所述CMFB環路，配置為對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器，并根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號；
[0008]所述差分放大器，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的輸出信號。
[0009]本發明還提供一種共模反饋的差分放大方法，該方法包括:
[0010]差分放大電路對第一共模信號進行分壓，產生第二共模信號和第三共模信號；
[0011]差分放大電路中的差分放大器在輸入級接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；
[0012]差分放大電路根據負反饋原理控制自身的差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號。
[0013]本發明還提供一種集成電路，該集成電路包括共模反饋的差分放大電路，該差分放大電路包括=CMFB環路、差分放大器；其中，
[0014]所述CMFB環路，配置為對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器，并根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號；
[0015]所述差分放大器，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的輸出信號。
[0016]本發明實施例提供一種共模反饋的差分放大電路及方法、集成電路，CMFB環路對第一共模信號分壓產生第二共模信號和第三共模信號，差分放大器設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，CMFB環路根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號；如此，差分放大器在輸入級對第二共模信號和第三共模信號的處理不需連接高壓的功率電源，僅需使用低壓的內部電源，能夠降低功耗，并且，本發明提供的差分放大電路不再需要對輸出信號間的電壓進行電阻分壓實現共模反饋，避免輸出信號間的電阻帶來的功耗。

【專利附圖】

【附圖說明】
[0017]圖1為現有技術的差分放大器中CMFB環路的結構示意圖；
[0018]圖2為本發明實施例提供的共模反饋的差分放大電路的結構示意圖；
[0019]圖3為本發明實施例提供的共模反饋的差分放大電路的具體電路示意圖；
[0020]圖4為本發明實施例提供的差分放大器中共模電壓選擇電路的示意圖；
[0021]圖5為本發明實施例提供的共模反饋的差分放大電路的工作仿真圖；
[0022]圖6為本發明實施例提供的共模反饋的差分放大方法的流程示意圖。

【具體實施方式】
[0023]當前差分放大器中的CMFB環路，如圖1所示，該CMFB環路中，兩個PMOS的源極分別連接電流源的負極，其中，一個PMOS的柵極連接共模信號Vcm,另一個PMOS的柵極連接兩個分壓電阻的中點，所述電流源的正極連接功率電源PVDD，兩個分壓電阻連接在兩個輸出信號VOP與VON之間。這樣，所述差分放大器在工作時，CMFB環路能夠保證兩個輸出信號VOP與VON的電壓和等于二倍的共模信號Vcm的電壓，但是，由于所述電流源的電壓由高壓的功率電源PVDD提供，會導致流經兩個PMOS的電流產生較大的功耗，而且，由于兩個輸出信號VOP與VON之間的分壓電阻也會有較大的電流流過，這部分電流也是由高壓的功率電源PVDD提供，也將產生較大的功耗。
[0024]本發明的基本思想是:CMFB環路對第一共模信號分壓產生第二共模信號和第三共模信號，差分放大器設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，CMFB環路根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號。
[0025]本發明提出的共模反饋的差分放大電路能夠降低目前差分放大器產生的功耗。
[0026]下面通過附圖及具體實施例對本發明做進一步的詳細說明。
[0027]需要說明的是，下文所用的第一、第二......僅表示不同位置的信號或元件，不對參數或作用進行限定。
[0028]本發明實施例實現一種共模反饋的差分放大電路，如圖2所示，包括:CMFB環路11、差分放大器12 ;其中，
[0029]所述CMFB環路11對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器12 ;所述差分放大器12在輸入級接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，所述CMFB環路11根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的輸出信號；
[0030]所述第一共模信號一般可以根據輸入的差分信號獲得；
[0031]所述第一輸入信號與第二輸入信號為差分信號；
[0032]其中，所述CMFB環路11包括:第一分壓電路111、第二分壓電路112、第一負反饋電路113、第二負反饋電路114，其中，
[0033]所述第一分壓電路111對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器12 ；
[0034]所述第二分壓電路112對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器12 ；
[0035]所述第一負反饋電路113根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的第一輸出信號；這里，所述第一負反饋電路113采用與所述第一分壓電路111相同分壓比例的分壓電路，使差分放大器12輸出最低電壓等于第一共模信號的電壓的第一輸出信號；
[0036]所述第二負反饋電路114根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的第二輸出信號；這里，所述第二負反饋電路114采用與所述第二分壓電路112相同分壓比例的分壓電路,使差分放大器12輸出最低電壓等于第一共模信號的電壓的第二輸出信號；
[0037]所述差分放大器12包括:輸入級電路121、增益級電路122、輸出級電路123，其中，
[0038]所述輸入級電路121接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；這里，所述輸入級電路121包括共模電壓選擇電路，通過所述共模電壓選擇電路設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；所述共模電壓選擇電路可以由電流源和金屬氧化物半導體(MOS)場效應管構成，所述MOS管可以選用PMOS 或 NMOS ；
[0039]所述增益級電路122對第一輸入信號和第二輸入信號進行信號放大；
[0040]所述輸出級電路123根據CMFB環路11的控制輸出最低電壓等于第一共模信號的電壓的第一輸出信號或第二輸出信號；
[0041]這里，所述增益級電路122和所述輸出級電路123可以采用目前的差分放大器中增益級和輸出級的電路。
[0042]下面對本發明提供的共模反饋的差分放大電路的具體電路結構進行詳細說明，如圖3所示，該共模反饋的差分放大電路包括:由第一分壓電阻Rl至第六分壓電阻Rl?R6、第一反饋電阻Rfl和第二反饋電阻Rf2構成的CMFB環路，以及差分放大器Al ;其中，
[0043]CMFB環路中，第一分壓電阻Rl —端連接第一共模信號Van,另一端連接第二分壓電阻R2和差分放大器Al的第一共模輸入端VCl ;第二分壓電阻R2 —端連接第一輸入信號V11,另一端連接第一分壓電阻Rl和差分放大器Al的第一共模輸入端VCl ;第三分壓電阻R3一端連接第一共模信號Vcm，另一端連接第四分壓電阻R4和差分放大器Al的第二共模輸入端VC2 ;第四分壓電阻R4—端連接第二輸入信號V12，另一端連接第三分壓電阻R3和差分放大器Al的第二共模輸入端VC2 ;第五分壓電阻R5—端連接第一輸入信號V11,另一端連接第二反饋電阻Rfl和差分放大器Al的第一輸入端VIP ;第六分壓電阻R6 —端連接第二輸入信號V12,另一端連接第二反饋電阻Rf2和差分放大器Al的第二輸入端VIN ;第一反饋電阻Rfl 一端連接第五分壓電阻R5和差分放大器Al的第一輸入端VIP,另一端連接差分放大器Al的第一輸出端VON ;第二反饋電阻Rf2 —端連接第六分壓電阻R6和差分放大器Al的第二輸入端VIN，另一端連接差分放大器Al的第二輸出端V0P。
[0044]上述CMFB環路中，第一分壓電路由第一分壓電阻Rl和第二分壓電阻R2構成，其中，第一分壓電阻Rl和第二分壓電阻R2連接的中點產生第二共模信號Vqe ;第二分壓電路由第三分壓電阻R3和第四分壓電阻R4構成，其中，第三分壓電阻R3和第四分壓電阻R4連接的中點產生第三共模信號Vac ;第一負反饋電路由第一反饋電阻Rf I構成；第二負反饋電路由第二反饋電阻Rf2構成。
[0045]上述CMFB環路中，第一分壓電阻Rl與第二分壓電阻R2的阻值比例與第一反饋電阻Rfl與第五分壓電阻R5的阻值比例相同；第三分壓電阻R3與第四分壓電阻R4的阻值比例與第二反饋電阻Rf2與第六分壓電阻R6的阻值比例相同；所述第二分壓電阻R2、第四分壓電阻R4、第五分壓電阻R5、第六分壓電阻R6可以采用可調電阻或開關電容。
[0046]圖3所不的共模反饋的差分放大電路在工作時,如果第一輸入信號V11的電壓大于第二輸入信號V12,則第二共模信號Vqe的電壓大于第三共模信號Vqc,差分放大器Al的第一輸出端VON輸出的第一輸出信號的電壓小于第二輸出端VOP輸出的第二輸出信號,差分放大器Al在輸入級設置第二共模信號Vatl2的電壓等于第一輸入端VIP和第二輸入端VIN的電壓，這樣，由于第二共模信號Vqe的電壓由第一分壓電阻Rl和第二分壓電阻R2分壓得到，第一輸入端VIP的電壓由第一反饋電阻Rfl與第五分壓電阻R5得到，且第一分壓電阻Rl與第二分壓電阻R2的阻值比例與第一反饋電阻Rfl與第五分壓電阻R5的阻值比例相同，則第一輸出端VON輸出的第一輸出信號的電壓等于第一共模信號Vcm的電壓；反之,差分放大器Al的第二輸出端VOP輸出的第二輸出信號的電壓小于第一輸出端VON輸出的第一輸出信號的的電壓時，第二輸出端VOP輸出的第二輸出信號的電壓等于第一共模信號Van的電壓。
[0047]圖3所示的共模反饋的差分放大電路中，所述差分放大器Al包括:輸入級電路、增益級電路、輸出級電路，其中，所述輸入級電路包括如圖4所示的共模電壓選擇電路，配置為設置第二共模信號Vqe和第三共模信號Vac中電壓高的信號的電壓與第一輸入端VIP或第二輸入端VIN的電壓相等；所述共模電壓選擇電路可以由電流源Q2和MOS管構成，所述MOS管可以選用PMOS或NM0S，圖4以PMOS為例，該共模電壓選擇電路由電流源Q2和第一 PMOS至第六PMOS Pl?P6構成，其中，電流源Q2的正極連接內部電源VDD，負極分別連接第一 PMOS P1、第三PMOS P3、第五PMOS P5的源極；第一 PMOS Pl和第二 PMOS P2的柵極分別為差分放大器Al的第一輸入端VIP和第二輸入端VIN ;第三PMOS P3的柵極連接第六PMOS P6的柵極,作為差分放大器Al的第二共模輸入端VC2,用于接收第三共模信號Vac ;第四PMOS P4的柵極連接第五PMOS P5的柵極，作為差分放大器Al的第一共模輸入端VC1，用于接收第二共模信號Vqe ;可以看出，電流源Q2的正極連接的是低壓的內部電源VDD，而不是高壓的功率電源PVDD，能夠減小流經第一 PMOS至第六PMOSPl?P6的電流所產生的功耗。
[0048]這里，所述內部電源VDD —般用于提供差分放大器內部的工作電壓，內部電源VDD提供的電壓要遠遠低于功率電源PVDD提供的電壓；所述功率電源PVDD —般用于提供輸出驅動部分的電壓。
[0049]圖5為圖3所示共模反饋的差分放大電路的工作仿真圖，其中，最下面的波形圖中實線I和第一虛線2分別表不第一輸出端VON和第二輸出端VOP輸出的第一輸出信號和第二輸出信號的波形，從波形可以看出，第一輸出信號和第二輸出信號中電壓較低的信號的電壓為1.5V左右，為第一共模信號Vcm的電壓；中間的波形圖中第二虛線3和第三虛線4分別表不第一輸入端VIP和第二輸入端VIN的信號波形,可以看出，第一輸入端VIP的信號與第二輸入端VIN的信號為差分輸入,幅度為1.5V左右；最上面的波形圖為第一輸出信號和第二輸出信號的全周期仿真圖，可以看出，本發明提供的共模反饋的差分放大電路的輸出信號的波形為正弦波，總諧波失真(THD)較小。
[0050]基于上述共模反饋的差分放大電路，本發明實施例還提供一種共模反饋的差分放大方法，如圖6所示，該方法包括:
[0051]步驟101:差分放大電路對第一共模信號進行分壓，產生第二共模信號和第三共模信號；
[0052]具體的，對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器；
[0053]對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器。
[0054]步驟102:差分放大電路中的差分放大器在輸入級接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；
[0055]所述設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等為:
[0056]在輸入級電路設置共模電壓選擇電路，通過所述共模電壓選擇電路選擇第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；所述共模電壓選擇電路可以由電流源和MOS管構成，例如:所述MOS管為PM0S，如圖4所示，所述共模電壓選擇電路由電流源Q2和第一 PMOS至第六PMOS Pl?P6構成，其中，當差分放大器的第一共模輸入端VCl接收的第二共模信號Vqe的電壓高于差分放大器的第二共模輸入端VC2接收的第三共模信號Vcm3的電壓時，所述第二共模信號Vqe的電壓等于第一輸入端VIP和第二輸入端VIN的電壓；當差分放大器的第一共模輸入端VCl接收的第二共模信號Vqe的電壓低于差分放大器的第二共模輸入端VC2接收的第三共模信號Vac的電壓時，所述第三共模信號Vac的電壓等于第一輸入端VIP和第二輸入端VIN的電壓；這里，將電流源Q2的正極連接內部電源VDD即可，而不需要連接功率電源PVDD，因為內部電源VDD的電壓要遠遠低于功率電源PVDD的電壓，所以能夠減小流經第一 PMOS至第六PMOS Pl?P6的電流所產生的功耗。
[0057]步驟103:差分放大電路根據負反饋原理控制自身的差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號。
[0058]本發明實施例還提供一種集成電路，該集成電路包括上述共模反饋的差分放大電路，如圖2所示，包括:CMFB環路11、差分放大器12 ;其中，
[0059]所述CMFB環路11對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器12 ;所述差分放大器12在輸入級接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，所述CMFB環路11根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的輸出信號；
[0060]所述第一共模信號一般可以根據輸入的差分信號獲得；
[0061]所述第一輸入信號與第二輸入信號為差分信號；
[0062]其中，所述CMFB環路11包括:第一分壓電路111、第二分壓電路112、第一負反饋電路113、第二負反饋電路114，其中，
[0063]所述第一分壓電路111對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器12 ；
[0064]所述第二分壓電路112對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器12 ；
[0065]所述第一負反饋電路113根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的第一輸出信號；這里，所述第一負反饋電路113采用與所述第一分壓電路111相同分壓比例的分壓電路，使差分放大器12輸出最低電壓等于第一共模信號的電壓的第一輸出信號；
[0066]所述第二負反饋電路114根據負反饋原理控制差分放大器12輸出最低電壓等于第一共模信號的電壓的第二輸出信號；這里，所述第二負反饋電路114采用與所述第二分壓電路112相同分壓比例的分壓電路,使差分放大器12輸出最低電壓等于第一共模信號的電壓的第二輸出信號；
[0067]所述差分放大器12包括:輸入級電路121、增益級電路122、輸出級電路123，其中，
[0068]所述輸入級電路121接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；這里，所述輸入級電路121包括共模電壓選擇電路，通過所述共模電壓選擇電路設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等；所述共模電壓選擇電路可以由電流源和MOS管構成，所述MOS管可以選用PMOS或NMOS ；
[0069]所述增益級電路122對第一輸入信號和第二輸入信號進行信號放大；
[0070]所述輸出級電路123根據CMFB環路11的控制輸出最低電壓等于第一共模信號的電壓的第一輸出信號或第二輸出信號。
[0071 ] 下面對本發明提供的共模反饋的差分放大電路的具體電路結構進行詳細說明，如圖3所示，該共模反饋的差分放大電路包括:由第一分壓電阻Rl至第六分壓電阻Rl?R6、第一反饋電阻Rfl和第二反饋電阻Rf2構成的CMFB環路，以及差分放大器Al ;其中，
[0072]CMFB環路中，第一分壓電阻Rl —端連接第一共模信號Van,另一端連接第二分壓電阻R2和差分放大器Al的第一共模輸入端VCl ;第二分壓電阻R2 —端連接第一輸入信號vn，另一端連接第一分壓電阻Rl和差分放大器Al的第一共模輸入端VCl ;第三分壓電阻R3一端連接第一共模信號Vcm，另一端連接第四分壓電阻R4和差分放大器Al的第二共模輸入端VC2 ;第四分壓電阻R4—端連接第二輸入信號V12，另一端連接第三分壓電阻R3和差分放大器Al的第二共模輸入端VC2 ;第五分壓電阻R5—端連接第一輸入信號V11,另一端連接第二反饋電阻Rfl和差分放大器Al的第一輸入端VIP ;第六分壓電阻R6 —端連接第二輸入信號V12,另一端連接第二反饋電阻Rf2和差分放大器Al的第二輸入端VIN ;第一反饋電阻Rfl 一端連接第五分壓電阻R5和差分放大器Al的第一輸入端VIP,另一端連接差分放大器Al的第一輸出端VON ;第二反饋電阻Rf2 —端連接第六分壓電阻R6和差分放大器Al的第二輸入端VIN，另一端連接差分放大器Al的第二輸出端V0P。
[0073]上述CMFB環路中，第一分壓電路由第一分壓電阻Rl和第二分壓電阻R2構成，其中，第一分壓電阻Rl和第二分壓電阻R2連接的中點產生第二共模信號Vqe ;第二分壓電路由第三分壓電阻R3和第四分壓電阻R4構成，其中，第三分壓電阻R3和第四分壓電阻R4連接的中點產生第三共模信號Vac ;第一負反饋電路由第一反饋電阻Rf I構成；第二負反饋電路由第二反饋電阻Rf2構成。
[0074]上述CMFB環路中，第一分壓電阻Rl與第二分壓電阻R2的阻值比例與第一反饋電阻Rfl與第五分壓電阻R5的阻值比例相同；第三分壓電阻R3與第四分壓電阻R4的阻值比例與第二反饋電阻Rf2與第六分壓電阻R6的阻值比例相同；所述第二分壓電阻R2、第四分壓電阻R4、第五分壓電阻R5、第六分壓電阻R6可以采用可調電阻或開關電容。
[0075]圖3所示的共模反饋的差分放大電路在工作時，如果第一輸入信號V11的電壓大于第二輸入信號V12,則第二共模信號Vqe的電壓大于第三共模信號Vqc,差分放大器Al的第一輸出端VON輸出的第一輸出信號的電壓小于第二輸出端VOP輸出的第二輸出信號,差分放大器Al在輸入級設置第二共模信號Vatl2的電壓等于第一輸入端VIP和第二輸入端VIN的電壓，這樣，由于第二共模信號Vqe的電壓由第一分壓電阻Rl和第二分壓電阻R2分壓得到，第一輸入端VIP的電壓由第一反饋電阻Rfl與第五分壓電阻R5得到，且第一分壓電阻Rl與第二分壓電阻R2的阻值比例與第一反饋電阻Rfl與第五分壓電阻R5的阻值比例相同，則第一輸出端VON輸出的第一輸出信號的電壓等于第一共模信號Vcm的電壓；反之,差分放大器Al的第二輸出端VOP輸出的第二輸出信號的電壓小于第一輸出端VON輸出的第一輸出信號的的電壓時，第二輸出端VOP輸出的第二輸出信號的電壓等于第一共模信號Van的電壓。
[0076]圖3所示的共模反饋的差分放大電路中，所述差分放大器Al包括:輸入級電路、增益級電路、輸出級電路，其中，所述輸入級電路包括如圖4所示的共模電壓選擇電路，配置為設置第二共模信號Vqe和第三共模信號Vac中電壓高的信號的電壓與第一輸入端VIP或第二輸入端VIN的電壓相等；所述共模電壓選擇電路可以由電流源Q2和MOS場效應管構成，所述MOS管可以選用PMOS或NM0S，圖4以PMOS為例，該共模電壓選擇電路由電流源Q2和第一 PMOS至第六PMOS Pl?P6構成，其中，電流源Q2的正極連接內部電源VDD，負極分別連接第一 PMOS P1、第三PMOS P3、第五PMOS P5的源極；第一 PMOS Pl和第二 PMOS P2的柵極分別為差分放大器Al的第一輸入端VIP和第二輸入端VIN ;第三PMOS P3的柵極連接第六PMOS P6的柵極，作為差分放大器Al的第二共模輸入端VC2，用于接收第三共模信號Vac ;第四PM0SP4的柵極連接第五PMOS P5的柵極，作為差分放大器Al的第一共模輸入端VC1，用于接收第二共模信號Vqe;可以看出，電流源Q2的正極連接的是低壓的內部電源VDD,而不是高壓的功率電源PVDD，能夠減小流經第一 PMOS至第六PMOS Pl?P6的電流所產生的功耗。
[0077]以上所述，僅為本發明的較佳實施例而已，并非用于限定本發明的保護范圍。
【權利要求】
1.一種共模反饋的差分放大電路，其特征在于，該差分放大電路包括:共模反饋CMFB環路、差分放大器；其中， 所述CMFB環路，配置為對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器，并根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號； 所述差分放大器，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的輸出信號。
2.根據權利要求1所述的差分放大電路，其特征在于，所述CMFB環路，包括:第一分壓電路、第二分壓電路、第一負反饋電路、第二負反饋電路，其中， 所述第一分壓電路，配置為對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器； 所述第二分壓電路，配置為對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器； 所述第一負反饋電路，配置為根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的第一輸出信號； 所述第二負反饋電路，配置為根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的第二輸出信號。
3.根據權利要求1所述的差分放大電路，其特征在于，所述差分放大器，包括:輸入級電路、增益級電路、輸出級電路，其中， 所述輸入級電路，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等； 所述增益級電路，配置為對第一輸入信號和第二輸入信號進行信號放大； 所述輸出級電路，配置為根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的第一輸出信號或第二輸出信號。
4.根據權利要求1所述的差分放大電路，其特征在于，所述CMFB環路由第一分壓電阻至第六分壓電阻、第一反饋電阻和第二反饋電阻構成。
5.根據權利要求4所述的差分放大電路，其特征在于，所述第一分壓電阻一端連接第一共模信號，另一端連接第二分壓電阻和差分放大器的第一共模輸入端；第二分壓電阻一端連接第一輸入信號，另一端連接第一分壓電阻和差分放大器的第一共模輸入端；第三分壓電阻一端連接第一共模信號，另一端連接第四分壓電阻和差分放大器的第二共模輸入端；第四分壓電阻一端連接第二輸入信號，另一端連接第三分壓電阻和差分放大器的第二共模輸入端；第五分壓電阻一端連接第一輸入信號，另一端連接第二反饋電阻和差分放大器的第一輸入端；第六分壓電阻一端連接第二輸入信號，另一端連接第二反饋電阻和差分放大器的第二輸入端；第一反饋電阻一端連接第五分壓電阻和差分放大器的第一輸入端，另一端連接差分放大器的第一輸出端；第二反饋電阻一端連接第六分壓電阻和差分放大器的第二輸入端，另一端連接差分放大器的第二輸出端。
6.根據權利要求5所述的差分放大電路，其特征在于，所述第一分壓電阻與所述第二分壓電阻的阻值比例與所述第一反饋電阻與所述第五分壓電阻的阻值比例相同； 所述第三分壓電阻與所述第四分壓電阻的阻值比例與所述第二反饋電阻與所述第六分壓電阻的阻值比例相同。
7.根據權利要求6所述的差分放大電路，其特征在于，所述第二分壓電阻、第四分壓電阻、第五分壓電阻、第六分壓電阻為可調電阻或開關電容。
8.根據權利要求3所述的差分放大電路，其特征在于，所述輸入級電路包括共模電壓選擇電路，所述共模電壓選擇電路由電流源和金屬氧化物半導體(MOS)場效應管構成。
9.根據權利要求8所述的差分放大電路，其特征在于，所述MOS管選用PMOS時，所述共模電壓選擇電路由電流源和第一 PMOS至第六PMOS構成，其中，電流源的正極連接內部電源，負極分別連接第一 PMOS、第三PMOS、第五PMOS的源極；第一 PMOS和第二 PMOS的柵極分別為差分放大器的第一輸入端和第二輸入端；第三PMOS的柵極連接第六PMOS的柵極，作為差分放大器的第二共模輸入端，用于接收第三共模信號；第四PMOS的柵極連接第五PMOS的柵極，作為差分放大器的第一共模輸入端，用于接收第二共模信號。
10.一種共模反饋的差分放大方法，其特征在于，該方法包括: 差分放大電路對第一共模信號進行分壓，產生第二共模信號和第三共模信號； 差分放大電路中的差分放大器在輸入級接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等; 差分放大電路根據負反饋原理控制自身的差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號。
11.根據權利要求10所述的差分放大方法，其特征在于，所述差分放大電路對第一共模信號進行分壓，產生第二共模信號和第三共模信號，為: 對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器； 對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器。
12.根據權利要求10所述的差分放大方法，其特征在于，所述設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等為: 在輸入級電路設置共模電壓選擇電路，通過所述共模電壓選擇電路選擇第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等。
13.一種集成電路，其特征在于，該集成電路包括共模反饋的差分放大電路，該差分放大電路包括:共模反饋CMFB環路、差分放大器；其中， 所述CMFB環路，配置為對第一共模信號分壓產生第二共模信號和第三共模信號，輸出第二共模信號和第三共模信號給差分放大器，并根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的輸出信號； 所述差分放大器，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等，根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的輸出信號。
14.根據權利要求13所述的集成電路，其特征在于，所述CMFB環路，包括:第一分壓電路、第二分壓電路、第一負反饋電路、第二負反饋電路，其中， 所述第一分壓電路，配置為對第一輸入信號與第一共模信號之間的電壓進行分壓產生第二共模信號，輸出第二共模信號給差分放大器； 所述第二分壓電路，配置為對第二輸入信號與第一共模信號之間的電壓進行分壓產生第三共模信號，輸出第三共模信號給差分放大器； 所述第一負反饋電路，配置為根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的第一輸出信號； 所述第二負反饋電路，配置為根據負反饋原理控制差分放大器輸出最低電壓等于第一共模信號的電壓的第二輸出信號。
15.根據權利要求13所述的集成電路，其特征在于，所述差分放大器，包括:輸入級電路、增益級電路、輸出級電路，其中， 所述輸入級電路，配置為接收第二共模信號和第三共模信號，并設置第二共模信號和第三共模信號中電壓高的信號的電壓與第一輸入端或第二輸入端的電壓相等； 所述增益級電路，配置為對第一輸入信號和第二輸入信號進行信號放大； 所述輸出級電路，配置為根據CMFB環路的控制輸出最低電壓等于第一共模信號的電壓的第一輸出信號或第二輸出信號。
16.根據權利要求13所述的集成電路，其特征在于，所述CMFB環路由第一分壓電阻至第六分壓電阻、第一反饋電阻和第二反饋電阻構成。
17.根據權利要求16所述的集成電路，其特征在于，所述第一分壓電阻一端連接第一共模信號，另一端連接第二分壓電阻和差分放大器的第一共模輸入端；第二分壓電阻一端連接第一輸入信號，另一端連接第一分壓電阻和差分放大器的第一共模輸入端；第三分壓電阻一端連接第一共模信號，另一端連接第四分壓電阻和差分放大器的第二共模輸入端；第四分壓電阻一端連接第二輸入信號，另一端連接第三分壓電阻和差分放大器的第二共模輸入端；第五分壓電阻一端連接第一輸入信號，另一端連接第二反饋電阻和差分放大器的第一輸入端；第六分壓電阻一端連接第二輸入信號，另一端連接第二反饋電阻和差分放大器的第二輸入端；第一反饋電阻一端連接第五分壓電阻和差分放大器的第一輸入端，另一端連接差分放大器的第一輸出端；第二反饋電阻一端連接第六分壓電阻和差分放大器的第二輸入端，另一端連接差分放大器的第二輸出端。
18.根據權利要求17所述的集成電路，其特征在于，所述第一分壓電阻與所述第二分壓電阻的阻值比例與所述第一反饋電阻與所述第五分壓電阻的阻值比例相同； 所述第三分壓電阻與所述第四分壓電阻的阻值比例與所述第二反饋電阻與所述第六分壓電阻的阻值比例相同。
19.根據權利要求18所述的集成電路，其特征在于，所述第二分壓電阻、第四分壓電阻、第五分壓電阻、第六分壓電阻為可調電阻或開關電容。
20.根據權利要求15所述的集成電路，其特征在于，所述輸入級電路包括共模電壓選擇電路，所述共模電壓選擇電路由電流源和金屬氧化物半導體(MOS)場效應管構成。
21.根據權利要求20所述的集成電路，其特征在于，所述MOS管選用PMOS時，所述共模電壓選擇電路由電流源和第一 PMOS至第六PMOS構成，其中，電流源的正極連接內部電源，負極分別連接第一 PM0S、第三PM0S、第五PMOS的源極；第一 PMOS和第二 PMOS的柵極分別為差分放大器的第一輸入端和第二輸入端；第三PMOS的柵極連接第六PMOS的柵極，作為差分放大器的第二共模輸入端，用于接收第三共模信號；第四PMOS的柵極連接第五PMOS的柵極，作為差分放大器的第一共模輸入端，用于接收第二共模信號。
【文檔編號】H03F3/45GK104348431SQ201310335404
【公開日】2015年2月11日 申請日期:2013年7月31日 優先權日:2013年7月31日
【發明者】黃雷 申請人:快捷半導體(蘇州)有限公司