專利名稱：塔式鍵盤按鍵判斷電路結構的制作方法
技術領域：
本實用新型涉及電路結構技術領域，特別涉及按鍵判斷電路結構技術領域，具體是指一種塔式鍵盤按鍵判斷電路結構。
背景技術：
鍵掃描端口復用的塔式遙控鍵盤正逐步替代傳統的矩形鍵盤同類產品。作為成本敏感的電路，減少引腳而不減少按鍵數量具有明顯的比較優勢。該種塔式遙控鍵盤電路的鍵掃描波形如圖1所示。在該電路中，各掃描端口復用，當某掃描端口輸出低電平的掃描信號時，其他端口均輸入上拉，以各端口間互相輸入掃描信號來判斷按鍵位置。同時將端口接地也可用于一個按鍵的確定。其判斷是否有效按鍵的機制如下所有掃描端口 S〈n>在未輸出掃描波形時保持輸入狀態，此時電路允許該端口外的信號進入，表現為信號KI〈n>。KI〈n>在S〈n>作為輸入端口時與S〈n>相同，在S〈n>作為輸出端口時為高電平。S〈n>與KI〈n>間邏輯如圖2。在非鍵掃描時段，EN=O ;在鍵掃描時，當S〈n>為輸入，則EN=I,當S〈n>為輸出，則EN=O0電路將所有的KI〈n>相與后產生波形KI_ALL，即將并行的端口輸入信號轉換為串行信號。在掃描周期內對該串行信號的低電平個數進行計數，若一個周期內KI_ALL有且僅有2個低電平，電路判斷為有效按鍵，正常發碼；否則為無效按鍵，不發碼。而在現有技術的電路中，雙鍵同時按下則具有以下三種情況。情況一兩個不接地按鍵同時按下。如圖3所示，為不接地按鍵S〈1>-S〈2>、S〈4>-S〈5>同時按下。S〈n>端口信號中實線表不輸出掃描信號，點虛線表不輸入其他端口的掃描信號。KI〈n>即米樣到各端口的輸入信號，整個掃描周期所采樣到的所有掃描信號通過對KI〈n>的與運算得到KI_ALL。按鍵不接地時對KI_ALL計數，若掃描周期內KI_ALL有且僅有2個低電平，按鍵被認為有效，此2個低電平對應按鍵的2個端口。若掃描周期內KI_ALL有3個或以上低電平，說明至少有2個按鍵同時按下，按鍵無效，電路進入待機狀態。情況二 兩個接地按鍵同時按下或一個接地按鍵和另一個與接地鍵共用一個掃描端口的按鍵同時按下。如圖4所示，為接地按鍵S〈2>-GND、S〈4>-GND同時按下。S〈2>和S〈4>接地，S〈l>和S〈3>懸空。圖中線段虛線表示若不接地時端口的狀態。按鍵接地，S〈n>為輸出時，KI〈n>被強制為“l”;S〈n>為輸入時，KI〈n>同S〈n>為“O”。則掃描周期中每個接地端口的KI〈n>存在2個低電平。有雙鍵按下時各KI〈n>相與，得到的KI_ALL在掃描周期均為低電平。即整個掃描周期僅存在一個低電平，雙鍵被識別為無效按鍵。若按鍵情況為S<2>接地，S<2>-S<4>按鍵按下，即接地與不接地按鍵處在同一列時同時按下，實際有兩個端口均與地線連接，相當于同時按下兩個接地的按鍵。端口狀態仍為圖4，同樣識別為無效按鍵。[0013]情況三一個接地按鍵和另一個與接地鍵不共用掃描端口的按鍵同時按下。如圖5所示，位接地按鍵S〈2>-GND、不接地按鍵S〈3>-S〈4>同時按下。S〈n>端口的點虛線表示輸入其他端口的掃描信號，S〈n>端口的線段虛線表示若按鍵不接地的端口狀態。由情況一、二的分析可知，當按鍵端口接地，S<n>為輸出時，KI〈n>被強制為“I”；S<n>為輸入時，KI〈n>同S〈n>為“O”。當不接地按鍵不在接地按鍵的同一列時，KI〈n>即采樣到各端口的輸入信號。整個掃描周期所采樣到的所有掃描信號通過對KI〈n>的與運算得到KI_ALL，而接地按鍵在其他端口掃描時其KI〈n>均被地線拉低，不接地鍵的采樣結果被覆蓋，對電路內部沒有影響，導致電路認為僅有接地的按鍵按下。因此，當前使用的塔式鍵盤紅外遙控發射電路中，與GND相連按鍵存在問題，當該類按鍵按下后，再按下不與該接地端口相連的其它鍵，則持續發射該接地按鍵紅外編碼，而不被其它按鍵打斷。此現象與該類型遙控器發碼定義不符，有必要進行修改。

實用新型內容本實用新型的目的是克服了上述現有技術中的缺點，提供一種在塔式鍵盤遙控器接地按鍵與非接地按鍵同時按下的情況下，有效提高按鍵判斷的正確性，大幅提升電路性能，且結構簡單，成本低廉，應用范圍廣泛的塔式鍵盤按鍵判斷電路結構。為了實現上述的目的，本實用新型的塔式鍵盤按鍵判斷電路結構具有如下構成該塔式鍵盤按鍵判斷電路結構，包括一組端口狀態寄存器、一組半加器和一個單鍵寄存器。其中一組端口狀態寄存器中的每個端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接；一組半加器中的每個半加器均與對應的所述的端口狀態寄存器相連接，且每個半加器均具有一個累加結果端口和計數結果端口 ；所述的單鍵寄存器與所述的各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。該塔式鍵盤按鍵判斷電路結構中，所述的半加器為I位半加器。 該塔式鍵盤按鍵判斷電路結構中，所述的電路結構還包括一個非門電路單元和一個或非門電路單元，所述的累加結果端口連接于所述的非門電路單元的輸入端，該非門電路單元的輸出端及所述的計數結果端口連接所述的或非門電路單元的輸入端，該或非門電路單元的輸出端連接所述的單鍵寄存器。采用了該實用新型的塔式鍵盤按鍵判斷電路結構，其包括一組端口狀態寄存器、一組半加器和一個單鍵寄存器。其中每個端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接；每個半加器均與對應的所述的端口狀態寄存器相連接，且每個半加器均具有一個累加結果端口和計數結果端口 ；所述的單鍵寄存器與所述的各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。使得該實用新型的塔式鍵盤按鍵判斷電路結構，能夠利用端口狀態寄存器記錄各端口檢測到的輸入信號，實現對每個端口在掃描周期內是否輸入了低電平進行獨立的并行判斷，并在識別到多于一個按鍵按下時，利用半加器和單鍵寄存器產生狀態標志，完全識別出所有的雙重按鍵情況，確保按鍵判斷正確，大幅提升電路性能，且本實用新型的塔式鍵盤按鍵判斷電路結構，其結構簡單，成本低廉，應用范圍也較為廣泛。
圖1為現有技術中的塔式遙控鍵盤電路的鍵掃描波形示意圖。圖2為現有技術中的塔式遙控鍵盤電路的掃描端口 S〈n>與信號KI〈n>間的邏輯示意圖。圖3為現有技術中的塔式遙控鍵盤電路的在第一種雙鍵按下的情況下的波形示意圖。圖4為現有技術中的塔式遙控鍵盤電路的在第二種雙鍵按下的情況下的波形示意圖。圖5為現有技術中的塔式遙控鍵盤電路的在第三種雙鍵按下的情況下的波形示意圖。圖6為本實用新型的塔式鍵盤按鍵判斷電路結構的示意圖。圖7為本實用新型的塔式鍵盤按鍵判斷電路結構的鍵掃描波形示意圖。
具體實施方式
為了能夠更清楚地理解本實用新型的技術內容，特舉以下實施例詳細說明。請參閱圖6所示，為本實用新型的塔式鍵盤按鍵判斷電路結構的示意圖。在一種實施方式中，該塔式鍵盤按鍵判斷電路結構包括一組端口狀態寄存器、一組半加器和一個單鍵寄存器。其中一組端口狀態寄存器中的每個端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接；一組半加器中的每個半加器均與對應的所述的端口狀態寄存器相連接，且每個半加器均具有一個累加結果端口和計數結果端口 ；所述的單鍵寄存器與所述的各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。在優選的實施方式中，所述的半加器為I位半加器。在更優選的實施方式中，所述的電路結構還包括一個非門電路單元和一個或非門電路單元，所述的累加結果端口連接于所述的非門電路單元的輸入端，該非門電路單元的輸出端及所述的計數結果端口連接所述的或非門電路單元的輸入端，該或非門電路單元的輸出端連接所述的單鍵寄存器。在實際應用中，本實用新型的塔式鍵盤按鍵判斷電路結構中，當有接地鍵按下時，每個掃描周期結束將所有端口的KG〈n>進行累加，若KG〈n>之和為0，說明沒有端口輸入低電平，即無鍵按下；SKG〈n>之和為I，說明有且僅有一個端口輸入低電平，即該對應端口的接地按鍵按下；若KG〈n>之和為2或2以上，說明同時有兩個以上端口輸入低電平，即多個鍵同時按下。本實用新型的塔式鍵盤按鍵判斷電路結構的按鍵掃描波形如圖7所示，S〈n>端口信號中實線表示輸出掃描信號，點虛線表示輸入其他端口的掃描信號，線段虛線表示若按鍵不接地的端口狀態；KI_CK為產生KG〈n>的時鐘，寄存器的時鐘可以為任一掃描信號的輸出，在各掃描信號有效時鎖存，一旦KG〈n>變為“ I ”，該值保持到掃描周期結束。圖中所示為接地按鍵S〈2>-GND、不接地按鍵S〈3>-S〈4>同時按下。于是當接地標志位有效，僅允許KG〈n>之和為I時，電路識別出有效按鍵，其它情況禁止電路響應即可區分按鍵情況。再與現有的按鍵識別信號組合，可覆蓋所有的按鍵組合情況。根據以上分析，設計如圖6所示邏輯電路圖。掃描端口共m+1個，端口狀態寄存器共m+1個，每個掃描端口各對應一個端口狀態寄存器。端口狀態寄存器在每個掃描周期末置位，KI_CK為每個掃描信號輸出時有效，以在每個掃描周期中對KI得到的低電平輸入信號進行記錄得到其反相信號KG。利用10個半加器對KG各信號累加，其和為SUM，各半加器的進位信號相或得到C0UT。在SCAN_C有效時，SUM和COUT穩定，若僅有一個接地的按鍵按下，則所有的KG信號僅有一個“ I ”，于是SUM=I，COUT=O,此時SK有效，與原邏輯的按鍵有效信號組合使電路開始發碼；若有一個接地的按鍵按下，同時有其他鍵按下，則多于一個KG信號為“1”，即相加后的和COUT=I,使SK無效，與原邏輯的按鍵有效信號組合識別為按鍵無效。單鍵寄存器輸入為^7 + (XW7 表示是否有單鍵按下。單鍵寄存器按鍵不接地時則置位。本實用新型的塔式鍵盤按鍵判斷電路結構技術方案中，其中所包括的各個功能模塊和模塊單元均能夠對應于集成電路結構中的具體硬件電路，因此這些模塊和單元僅利用硬件電路結構就可以實現，不需要輔助以特定的控制軟件即可以自動實現相應功能。采用了該實用新型的塔式鍵盤按鍵判斷電路結構，其包括一組端口狀態寄存器、一組半加器和一個單鍵寄存器。其中每個端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接；每個半加器均與對應的所述的端口狀態寄存器相連接，且每個半加器均具有一個累加結果端口和計數結果端口 ；所述的單鍵寄存器與所述的各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。使得該實用新型的塔式鍵盤按鍵判斷電路結構，能夠利用端口狀態寄存器記錄各端口檢測到的輸入信號，實現對每個端口在掃描周期內是否輸入了低電平進行獨立的并行判斷，并在識別到多于一個按鍵按下時，利用半加器和單鍵寄存器產生狀態標志，完全識別出所有的雙重按鍵情況，確保按鍵判斷正確，大幅提升電路性能，且本實用新型的塔式鍵盤按鍵判斷電路結構，其結構簡單，成本低廉，應用范圍也較為廣泛。在此說明書中 ，本實用新型已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本實用新型的精神和范圍。因此，說明書和附圖應被認為是說明性的而非限制性的。
權利要求1.一種塔式鍵盤按鍵判斷電路結構，其特征在于，所述的電路結構包括 一組端口狀態寄存器，其中每個所述的端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接； 一組半加器，其中每個所述的半加器均與對應的所述的端口狀態寄存器相連接，且每個半加器均具有一個累加結果端口和計數結果端口； 一個單鍵寄存器，與所述的各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。
2.根據權利要求1所述的塔式鍵盤按鍵判斷電路結構，其特征在于，所述的半加器為I位半加器。
3.根據權利要求1或2所述的塔式鍵盤按鍵判斷電路結構，其特征在于，所述的電路結構還包括一個非門電路單元和一個或非門電路單元，所述的累加結果端口連接于所述的非門電路單元的輸入端，該非門電路單元的輸出端及所述的計數結果端口連接所述的或非門電路單元的輸入端，該或非門電路單元的輸出端連接所述的單鍵寄存器。
專利摘要本實用新型涉及一種塔式鍵盤按鍵判斷電路結構，屬于電路結構技術領域。其包括一組端口狀態寄存器、一組半加器和一個單鍵寄存器。其中每個端口狀態寄存器均與對應的塔式鍵盤掃描端口相連接；每個半加器均具有一個累加結果端口和計數結果端口；單鍵寄存器與各個半加器的累加結果端口和計數結果端口均相連接，并具有單鍵按下信號輸出端。該電路結構能夠利用端口狀態寄存器記錄各端口檢測到的輸入信號，實現對每個端口在掃描周期內是否輸入了低電平進行獨立的并行判斷，并在識別到多于一個按鍵按下時，利用半加器和單鍵寄存器產生狀態標志，完全識別出所有的雙重按鍵情況，確保按鍵判斷正確，大幅提升電路性能。
文檔編號H03M11/20GK202906878SQ20122064461
公開日2013年4月24日 申請日期2012年11月29日 優先權日2012年11月29日
發明者高慶, 丁宏亮, 王效, 曹旺, 趙海 申請人:無錫華潤矽科微電子有限公司