專利名稱：一種低相位噪聲電感電容壓控振蕩器的制作方法
技術領域：
本發明屬于半導體集成電路設計領域，具體涉及一種低相位噪聲電感電容壓控振蕩器。
背景技術：
最近新的通信標準，比如WLAN，GSM, UffB和DVB，都對整體系統的要求增加。最近幾十年來，電壓控制振蕩器的許多研究已完成，在射頻子系統中壓控振蕩器發揮重要作用。針對高性能要求的無線通信應用，設計一個低相位噪聲、芯片占用面積小的壓控振蕩器顯得尤為重要。現有CMOS振蕩器可以分為環形振蕩器和電感電容振蕩器兩大類。環形壓控振蕩器主要通過調節振蕩器單元的延時或者個數來改變振蕩器輸出頻率。由于受到單元最小延時的限制，所以振蕩器的頻率無法做到很高。而且，環形振蕩器的噪聲特性也不太理想。因此在對噪聲要求很高的鎖相環設計中，電感電容壓控振蕩器成為首要選擇；電感電容振蕩器由于其良好的相位噪聲性能而廣泛用來為射頻通信系統提供本振信號。近年來，隨著CMOS技術的發展，片上電感的實現成為了可能，這就使得全集成的片上電感電容振蕩器的實現變得更加容易。圖1示出了一個典型的CMOS電感電容壓控振蕩器的原理圖，Ml, M2為NMOS互耦對，形成負阻，抵消諧振腔中的電阻損耗，維持電路穩定振蕩；電感L和可變電容Cv形成諧振腔。通過改變控制電壓Vtune，導致可變電容Cv的有效值改變，從而使得振蕩頻率發生改變。電容的兩端形成振蕩器的差分輸出端。交叉耦合電感電容壓控振蕩器中近載波的相位噪聲主要由交叉耦合管對中的閃爍噪聲上變頻產生，為了減小耦合管對的寄生電容對壓控振蕩器輸出頻率范圍的影響，通常耦合管對的溝道長度取工藝允許的最小值，而MOS管的閃爍噪聲與其溝道長度成反比。隨著集成電路工藝特征尺寸的不斷縮小，耦合管對的本征閃爍噪聲增大，導致近載波相位噪聲性能不斷惡化，傳統的電感電容壓控振蕩器很難滿足相位噪聲性能要求。

發明內容
發明目的:針對上述現有存在的問題和不足，本發明的目的是提供一種低相位噪聲電感電容壓控振蕩器。技術方案:為了實現上述發明目的，本發明采用的低相位噪聲電感電容壓控振蕩器包括諧振腔和Q值增大級；所述的諧振腔包括由電感、第三電容電容、第一電容、第二電容，第四電容順序連接組成的一個閉環，第一電阻、第二電阻串聯連接后，其一端接在第三電容電容、第一電容之間，另一端接在第二電容、第四電容之間；其中，第一電阻、第二電阻之間為偏置電壓，第一電容、第二電容之間為頻率調諧電壓，電感、第三電容電容之間為正輸出端，電感、第四電容電容之間為負輸出端；
所述Q值增大級包括由第零NMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管組成的放大器，其中，
第一 NMOS管的源級接地，漏極接第二 NMOS管的源級，柵極接第二 NMOS管的襯底；第三NMOS管的源級接地，漏極接第零NMOS管的源級，柵極接第零NMOS管的襯底；第二 NMOS管與第零NMOS管柵極相連再與諧振腔的正輸出端相連；第零NMOS管的漏極與第二 NMOS管柵極相連再與諧振腔負輸出端相連；第五電容的一端接地，另一端接第零NMOS管和第二 NMOS管的源級。所述的電感為標準CMOS工藝支持的片上螺旋電感。所述的第三電容、第四電容，為標準CMOS工藝支持的電容。所述的第一電容、第二電容為可變電容。有益效果:本發明以Q值增大級電路取代前述的耦合管對的方式，背柵結構技術可以減少MOS管漏源電流，從而增大跨導&，增大壓控振蕩器Q值，因此降低了壓控振蕩器中的近載波相位噪聲；同時插入的電容減少了交叉耦合管的閃爍噪聲上變頻為相位噪聲的增益，電容也對高次諧波噪聲有濾除作用，從而達到降低壓控振蕩器近載波相位噪聲的目的。


圖1是傳統電感電容壓控振蕩器電路 圖2是本發明電感電容壓控振蕩器電路 圖3是本發明電感電容壓控振蕩電路和采用圖1傳統電感電容壓控振蕩電路的效果對比示意圖。
具體實施例方式為了進一步說明本發明的優勢所在以及具體采取的技術手段，以下便結合圖示詳細說明本發明的具體實施方式
及電路結構。參照圖2，本發明所提供的一種新型的低相位噪聲電感電容壓控振蕩器，包括電感電容諧振腔、負阻差分耦合電路、Q值增大電路。其中:
電感電容諧振腔，由電感L (所述的電感L為CMOS工藝的片上螺旋電感)；第一可變電容Cvl、第二可變電容Cv2 ;第三MM電容C3、第四MM電容C4 (所述的電容為CMOS工藝的電容)；第一電阻R1、第二電阻R2組成。所述的諧振腔電感中間端與電源VDD相連，電感L的左端與第三MM電容C3 —端相連，第三MM電容C3的另一端與第一可變電容Cvl再與第一電阻Rl —端相連，第一可變電容Cvl的另一端與第二可變電容Cv2相連,第二可變電容Cv2的另一端與第四MM電容C4相連再與第二電阻R2相連，第四MM電容C4的另一端與電感L的右端相連，第一電阻Rl和第二電阻R2相連。在實際應用中，電路中AM的噪聲會通過可變電容轉化成PM的噪聲。為了減小這種從AM轉化到PM的增益，通常在可變電容和振蕩器的輸出端插入一個電容，用來減小可變電容兩端的噪聲，但引入電容使得可變兩端的直流電平不是固定的，因而加入偏置電壓Vbias，一般Vbias會在VDD/2附近。負阻差分耦合對來補償諧振腔中電感和電容寄生電阻的功率消耗，從而產生穩定電壓擺幅和頻率的差分振蕩信號。第一 NMOS管匪I的源級接地，漏極接第二 NMOS管匪2的源級，柵極接第二 NMOS管NM2的襯底；第三NMOS管匪3的源級接地，漏極接第零NMOS管NMO的源級，柵極接第零NMOS管NMO的襯底；第二 NMOS管NM2與第零NMOS管NMO柵極相連再與諧振腔的正輸出端Vout+相連；第零NMOS管NMO的漏極與第二 NMOS管匪2柵極相連再與諧振腔負輸出端Vout-相連；第五電容C5的一端接地，另一端接第零NMOS管NMO和第二 NMOS管NM2的源級。Q值增大電路,是由負阻差分稱合對和第五電容(C5)組成,第五電容(C5)的一端接地，另一端接第一 NMOS管(匪I)、第三NMOS (匪3)的漏端。在許多集成電路應用中，襯底端一般被連到源端。襯底效應表達式如:
K=vmn[in+u—'函]，其時=
(這里，Kttl是當Ksb=O時的閾值電壓；0f是物理參數；Y加工工藝參數設為電子量(1.6X 10_19C) ;#A是P型襯底的摻雜濃度；f s是硅的介電常數)
表達式表明Ksb的微小改變，將會影響Vt的改變。換句話說，當Ksb源襯底電壓增大，MOS管的閾值電壓Kt將也會增大。再根據MOS管飽和區漏端電流可知，背柵結構技術可以減小MOS管的漏源電流從而使得跨導&增大，壓控振蕩器電路的Q值增大，進而可以通過調節第一 NMOS管匪1、第三NM0SW3柵極的電壓提高了壓控振蕩器的相位噪聲。第五電容C5 一方面為負阻回路增加容性阻抗，另一方面將壓控振蕩器回路中的二次以及二次以上諧波濾除，減小了噪聲的影響，從而降低了相位噪聲，提高壓控振蕩器的整體性能。圖3示出了圖2中所示Q值增大結構、背柵結構壓控振蕩器的相位噪聲。其中，空心圓圈曲線是采用圖1所示的傳統電感電容壓控振蕩器電路所對應的相位噪聲特性，空心正方形曲線是采用圖2本發明新結構的壓控振蕩器電路所對應的相位噪聲特性。由圖3可以看出，采用圖2所示的壓控振蕩器電路所對應的相位噪聲比傳統壓控振蕩器結構的相位噪聲降低許多。綜上所述，本發明的低相位噪聲壓控振蕩器電路，可有效抑制閃爍噪聲及高次諧波噪聲，在低相位噪聲壓控振蕩器中有著廣大的應用前景。以上僅是本發明的實例，不構成對本發明的任何限制，顯然，在本發明的思想下，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，可利用上述揭示的技術內容對電路結構及元器件尺寸進行適當調整或優化，依據本發明的技術是指對以上實施例所作的任何簡單修改、等同變換與修飾，均屬于本發明技術方案的范圍。
權利要求
1.一種低相位噪聲電感電容壓控振蕩器，其特征在于該振蕩器包括諧振腔和Q值增大級；所述的諧振腔包括由電感(L)、第三電容(C3)、第一電容(Cvl)、第二電容(Cv2)，第四電容(C4)順序連接組成的一個閉環，第一電阻(R1)、第二電阻(R2)串聯連接后，其一端接在第三電容(C3)、第一電容(Cvl)之間，另一端接在第二電容(Cv2)、第四電容(C4)之間；其中，第一電阻(R1)、第二電阻(R2)之間為偏置電壓(Vbias)，第一電容(Cvl)、第二電容(Cv2)之間為頻率調諧電壓(Vtune)，電感(L)、第三電容電容(C3)之間為正輸出端(Vout+)，電感(L)、第四電容電容(C4)之間為負輸出端(Vout-)； 所述Q值增大級包括由第零NMOS管(NM0)、第一 NMOS管(匪I)、第二 NMOS管(匪2)、第三NMOS管(NM3 )組成的放大器，其中， 第一 NMOS管(匪I)的源級接地，漏極接第二 NMOS管(匪2)的源級，柵極接第二 NMOS管(NM2)的襯底；第三NMOS管(匪3)的源級接地，漏極接第零NMOS管(NMO)的源級，柵極接第零NMOS管(NMO)的襯底；第二 NMOS管(NM2)與第零NMOS管(NMO)柵極相連再與諧振腔的正輸出端(Vout+)相連；第零NMOS管(NMO)的漏極與第二 NMOS管(NM2)柵極相連再與諧振腔負輸出端(Vout-)相連；第五電容(C5)的一端接地，另一端接第零NMOS管(NMO)和第二NMOS管(NM2)的源級。
2.按照權利要求1所述的低相位噪聲電感電容壓控振蕩器，其特征在于:所述的電感(L)為標準CMOS工藝支持的片上螺旋電感。
3.按照權利要求1所述的低相位噪聲電感電容壓控振蕩器，其特征在于:所述的第三電容(Cv3)、第四電容(Cv4)，為標準CMOS工藝支持的電容。
4.按照權利要求1所述的低相位噪聲電感電容壓控振蕩器，其特征在于:所述的第一電容(Cvl)、第二電容(Cv2)為可變電容。
全文摘要
本發明公開了一種低相位噪聲電感電容壓控振蕩器，該振蕩器包括諧振腔和Q值增大級；所述的諧振腔包括由電感(L)、第三電容(C3)、第一電容(Cv1)、第二電容(Cv2)，第四電容(C4)順序連接組成的一個閉環，第一電阻(R1)、第二電阻(R2)串聯連接后，其一端接在第三電容(C3)、第一電容(Cv1)之間，另一端接在第二電容(Cv2)、第四電容(C4)之間；所述Q值增大級包括由第零NMOS管(NM0)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)組成的放大器，本發明壓控振蕩器具有相位噪聲低、結構簡單、芯片面積小等特點。
文檔編號H03L7/099GK103107811SQ201210519598
公開日2013年5月15日 申請日期2012年12月7日 優先權日2012年12月7日
發明者張長春, 董程宏, 郭宇鋒, 方玉明, 李衛, 陳德媛 申請人:南京郵電大學