專利名稱：一種寬動態高精度邊沿時間可調的脈沖波產生方法
技術領域：
本發明涉及DDS函數任意波形發生器技術領域，具體涉及一種寬動態高精度邊沿時間可調的脈沖波DDS產生方法。
背景技術：
在頻率合成領域中，常用的頻率合成技術有模擬鎖相環、數字鎖相環、小數分頻鎖相環等，直接數字合成DDS是近年來新的頻率合成技術。單片集成的DDS產品是一種可代替鎖相環的快速頻率合成器件。DDS是產生高精度、快速變換頻率、輸出波形失真小的優先選用技術。DDS以穩定度高的參考時鐘為參考源，通過精密的相位累加器和數字信號處理，通過高速D/A轉換器產生所需要的數字波形，這個數字波形經過一個模擬濾波器后，得到最終的模擬信號波形。DDS系統一個顯著的特點就是在數字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括相當好的頻率和相位分辨率(頻率的可控范圍達μ Hz級，相位控制小于O. 09° )，能夠進行快速地信號變換(輸出DAC的轉換速率300
百萬次/秒)。DDS同DSP (數字信號處理)一樣，是一項關鍵的數字化技術。DDS是直接數字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。與傳統的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優點，廣泛使用在電信與電子儀器領域，是實現設備全數字化的一個關鍵技術。DDS的基本原理是利用采樣定理，通過查表法產生波形。DDS技術是目前流行的函數任意波形發生器所采用的技術實現方式，可以對給定的周期信號進行任意頻率，任意相位輸出，其核心在于一個存有單周期波形形狀的查找表和一個相位累加器。脈沖信號是一種基本波形，應用非常廣泛，但是對于產生高質量的脈沖信號，DDS技術存在兩大缺陷I.采用DDS技術，在給定的數字系統工作時鐘下，隨著信號輸出頻率上升，周期采樣點的減少，有些波形細節會被漏采樣，對于脈沖波而言，一旦邊沿和脈寬細節有所丟失，經過DAC和濾波器后的信號將與我們想獲得的信號有很大差別。2.對于一個工作時鐘為250MHz的數字系統，脈沖邊沿時間的步進量是4ns(—個時鐘周期)的整數倍，想要讓脈沖邊沿時間精度控制在Ins以下，采用傳統的DDS技術在數字系統上是不能實現的，有一種方案是在模擬通道上用恒流源控制電容器充放電來調節脈沖邊沿時間，但是這樣增加了模擬電路的復雜度，增加了受溫度環境干擾的風險，不利于調試和生產。

發明內容
本發明根據上述的DDS技術產生脈沖波所存在的問題，提供一種寬動態高精度邊、沿時間可調的脈沖波產生方法，從而達到用數字的方式產生高質量脈沖波形的目的。本發明為實現上述目的所采用的技術方法為一種寬動態高精度邊沿時間可調的脈沖波產生方法，其包括以下步驟(I)設置一脈沖發生器，提供脈沖信號；(2)根據脈沖發生器所產生脈沖信號的波形，建立脈沖波模型，為進行微調提供數學模型基礎； (3)根據步驟(2)建立的脈沖波模型，確定調幅位置；(4)設置一幅度調制器，對步驟(3)所確定的調幅位置，進行幅度的微調，從而實現對邊沿時間的改變；(5)設置一 FPGA波形處理單元，對脈沖波進行重建；(6)設置一狀態機及與其協同工作的數字式頻率合成器DDS，并相互連接；(7)狀態機與直接數字式頻率合成器協同工作，將經過微調的脈沖波形的細節完整的展現出來。所述的步驟(2)還包括所建立的脈沖波模型，將脈沖波形分成4個階段，即上升沿階段，脈寬高電平階段，下降沿階段和低電平階段。所述步驟(3)還包括根據步驟(2)所述的脈沖波模型，令脈沖上升沿由A、B、C3個點集組成，所述的點集A包含一個點，且位于10%脈沖幅度的位置，點集B包含N個點(N>=1),且其中一點位于50%脈沖幅度的位置，點集C包含一個點，且位于90%脈沖幅度的位置。所述步驟(4)還包括(41)根據在脈沖波模型所設點集，對點集A和點集C所處實際位置，在一個時鐘周期內，做幅度非線性微調，得出A、C兩個點集新的參數，對邊沿時間進行高精度調節。所述步驟(4)還包括(42)對點集B所處實際位置，在N個時鐘周期內(N等于點集B的元素個數，且N>=1)，做幅度線性分段等步長調節，得出點集B新的參數，對邊沿時間進行寬范圍調節。所述步驟(5)還包括通過FPGA對A、B、C 3個點集所處實際位置的新的參數進行處理，重建脈沖上升沿的細節。所述的步驟(7)還包括(71)通過狀態機，將脈沖波4個階段模擬成4個狀態，即脈沖上升時間狀態，脈寬狀態，下降沿狀態和低電平狀態。所述的步驟(7)還包括(72)根據DDS相位累加的原理，在每個周期產生一個觸發信號，使狀態機逐一觸發脈沖波的每個狀態。本發明的有益效果為本發明通過使脈沖發生器、FPGA波形處理單元、狀態機及數字式頻率合成器DDS協同工作的方式，實現了用幅度換時間的技術效果，讓脈沖邊沿和脈寬可以完全通過數字手段進行寬動態高精度調節，簡化了信號源模擬通道電路的復雜度，節省了成本，降低了生產調試作業難度。同時有效的降低了脈沖信號邊沿的壓擺率，防止DAC后在上升下降沿處產生過沖。采用狀態機與DDS協同工作的方式，既可以像DDS —樣方便的進行頻率相位設置和掃頻輸出，又能保持波形的細節(邊沿時間和脈寬)。而且狀態機各模塊可以用參數進行配置，使用起來非常靈活。


圖I為本發明脈沖上升時間8ns典型配置圖；圖2為本發明微調端點幅度后上升時間發生細微變化，為8. 8ns ；圖3為本發明狀態機與DDS協同工作方式狀態轉移圖；圖4為本發明數字系統實現框圖；圖5為本發明各種脈沖波形示波器實測圖，其中圖5a是脈沖I實測上升時間 9.6ns ;圖5b是脈沖2實測上升時間IOns ;圖5c是上升下降時間不一致的脈沖信號；圖5d是掃頻脈沖信號。
具體實施例方式實施例參見圖I至圖5，本實施例以250MHz系統為例，提供一種寬動態高精度邊沿時間可調的脈沖波DDS產生方法，其包括以下步驟( I)設置一脈沖發生器，提供脈沖信號；(2)根據脈沖發生器所產生脈沖信號的波形，建立脈沖波模型，為進行微調提供數學模型基礎；(3)根據步驟(2)建立的脈沖波模型，確定調幅位置；(4)設置一幅度調制器，對步驟(3)所確定的調幅位置，進行幅度的微調，從而實現對邊沿時間的改變；(5)設置一 FPGA波形處理單元，對脈沖波進行重建；(6)設置一狀態機及與其協同工作的數字式頻率合成器DDS，并相互連接；(7)狀態機與直接數字式頻率合成器協同工作，將經過微調的脈沖波形的細節完整的展現出來。所述的步驟(2)還包括所建立的脈沖波模型，將脈沖波形分成4個階段，即上升沿階段，脈寬高電平階段，下降沿階段和低電平階段。所述步驟(3)還包括根據步驟(2)所述的脈沖波模型，令脈沖上升沿由A、B、C3個點集組成，所述的點集A包含一個點，且位于10%脈沖幅度的位置，點集B包含N個點(N>=1),且中心點位于50%脈沖幅度的位置，點集C包含一個點，且位于90%脈沖幅度的位置。上升時間的定義為上升時間等于信號幅度從10%上升到90%的時間。根據上升時間的定義，上升時間=(tC-tA)=8ns。如果在此基礎上微調A和C的幅度，則上升時間將發生細微變化，從而實現了幅度到邊沿時間的變換。所述步驟(4)還包括(41)根據在脈沖波模型所設點集，對點集A和點集C所處實際位置，在一個時鐘周期內，做幅度非線性微調，得出A、C兩個點集新的參數，對邊沿時間進行高精度調節。所述步驟(4)還包括(42)對點集B所處實際位置，在N個時鐘周期內(N等于B的元素個數，且N>=1)，做幅度線性分段等步長調節，得出點集B新的參數，對邊沿時間進行寬范圍調節。
所述步驟(5)還包括通過FPGA對A、B、C3個點集所處實際位置的新的參數進行處理，重建脈沖上升沿的細節。本發明將脈沖邊沿部分的點分成兩類，一類是端點(只有兩點A和C)，另外一類是中點(可以是大于等于I個點的集合B)，端點做幅度非線性微調可以實現對邊沿時間高精度調節，中點做幅度線性分段等長調節可以實現對邊沿時間寬范圍調節。由于端點的作用是在I個時鐘周期內微調，因此每個端點需要調節的是O. 5個時鐘周期。因此下端點A的理論取值范圍是幅度的10%到20%,上端點C的理論取值范圍是幅度的80%到90%。具體數值由ARM計算后配置，計算要考慮濾波器Sinc插值特性的影響，也可以采用仿真后做表查詢的方式實現。中點點集B是一個等步長點的集合，因此配置B時只需要配置點數，步長即可。其中B的點數=(用戶設置的邊沿時間+1個時鐘周期)，步長=(C的幅度-A的幅度)+ (B的點數+1)。 有了 A，B, C三種參數，FPGA就能夠重建脈沖上升沿的細節。理論上調節精度由DAC的數據位寬決定，但是考慮到模擬通道低通濾波器對波形重建的影響，邊沿時間調節精度可以做到lOOps，調節動態范圍可以從8ns到IOOs甚至更寬(以250MHz數字系統計)。所述的步驟(7)還包括(71)通過狀態機，將脈沖波4個階段模擬成4個狀態，即脈沖上升時間狀態，脈寬狀態，下降沿狀態和低電平狀態。所述的步驟(7)還包括(72)根據DDS相位累加的原理，在每個周期產生一個觸發信號，使狀態機逐一觸發脈沖波的每個狀態。假設DDS數據表中放置了一個周期方波(占空比50%)，相位累加方法保持不變，則相位值最高位從O到I跳變時即是脈沖上升時間狀態的開始，上升時間狀態可以用一個計數器計數(包含端點和中點)，計數完成后進入脈寬狀態，同樣用一個計數器作為狀態完成條件，再進入下降沿狀態，然后是低電平狀態。在低電平狀態，系統一直輸出低電平值直到相位值最高位又一個從O跳變到1，狀態機形成自環。不論脈沖輸出頻率大小，每一個周期脈沖的前三個階段波形細節都不會丟失。本實施例通過采用幅度換時間的思想，讓脈沖邊沿和脈寬可以完全通過數字手段進行寬動態高精度調節，簡化了信號源模擬通道電路的復雜度，同時有效的降低了脈沖信號邊沿的壓擺率，防止DAC后在上升下降沿處產生過沖。采用狀態機與DDS協同工作的方式，既可以像DDS —樣方便的進行頻率相位設置和掃頻輸出，又能保持波形細節(邊沿時間和脈寬)。而且狀態機各模塊可以用參數進行配置，使用起來非常靈活。但以上所述僅為本發明的較佳可行實施例，并非用以局限本發明的專利范圍，故凡運用本發明說明書及附圖內容所作的等效結構變化，均包含在本發明的保護范圍內。
權利要求
1.一種寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，其包括以下步驟 (1)設置一脈沖發生器，提供脈沖信號； (2)根據脈沖發生器所產生脈沖信號的波形，建立脈沖波模型，為進行微調提供數學模型基礎； (3)根據步驟(2)建立的脈沖波模型，確定調幅位置； (4)設置一幅度調制器，對步驟(3)所確定的調幅位置，進行幅度的微調，從而實現對邊沿時間的改變； (5)設置一FPGA波形處理單元，對脈沖波進行重建； (6)設置一狀態機及與其協同工作的數字式頻率合成器DDS，并相互連接； (7)使狀態機與直接數字式頻率合成器協同工作，將經過微調的脈沖波形的細節完整的展現出來。
2.根據權利要求I所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述的步驟(2)還包括所建立的脈沖波模型，將脈沖波形分成4個階段，即上升沿階段，脈寬高電平階段，下降沿階段和低電平階段。
3.根據權利要求I所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述步驟(3)還包括根據步驟(2)所述的脈沖波模型，令脈沖上升沿由A、B、C3個點集組成，所述的點集A包含一個點，且位于10%脈沖幅度的位置，點集B包含N個點(N>=1),且其中一點位于50%脈沖幅度的位置，點集C包含一個點，且位于90%脈沖幅度的位置。
4.根據權利要求I或3所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述步驟(4)還包括 (41)根據在脈沖波模型所設點集，對點集A和點集C所處實際位置，在一個時鐘周期內，做幅度非線性微調，得出A、C兩個點集新的參數，對邊沿時間進行高精度調節。
5.根據權利要求I或3所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述步驟(4)還包括 (42)對點集B所處實際位置，在N個時鐘周期內(N等于點集B的元素個數，且N>=1)，做幅度線性分段等步長調節，得出點集B新的參數，對邊沿時間進行寬范圍調節。
6.根據權利要求I或3所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述步驟(5)還包括通過FPGA對A、B、C3個點集所處實際位置的新的參數進行處理，重建脈沖上升沿的細節。
7.根據權利要求I所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述的步驟(7)還包括 (71)通過狀態機，將脈沖波4個階段模擬成4個狀態，即脈沖上升時間狀態，脈寬狀態，下降沿狀態和低電平狀態。
8.根據權利要求I或7所述的寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，所述的步驟(7)還包括 (72)根據DDS相位累加的原理，在每個周期產生一個觸發信號，使狀態機逐一觸發脈沖波的每個狀態。
全文摘要
本發明公開了一種寬動態高精度邊沿時間可調的脈沖波產生方法，其特征在于，其包括以下步驟(1)設置一脈沖發生器；(2)根據脈沖發生器所產生脈沖信號的波形，建立脈沖波模型；(3)根據步驟(2)建立的脈沖波模型，確定調幅位置；(4)設置一幅度調制器；(5)設置一FPGA波形處理單元；(6)設置一狀態機及與其協同工作的數字式頻率合成器DDS；(7)狀態機與直接數字式頻率合成器協同工作，將經過微調的脈沖波形的細節完整的展現出來。本發明采用提出了用幅度換時間的方法，讓脈沖邊沿和脈寬可以完全通過數字手段進行寬動態高精度調節，簡化了信號源模擬通道電路的復雜度，節省了成本，降低了生產調試作業難度。
文檔編號H03K3/017GK102723931SQ201210224070
公開日2012年10月10日 申請日期2012年7月2日 優先權日2012年7月2日
發明者孫喬, 王量 申請人:優利德科技(成都)有限公司