專利名稱：：混合模式鎖相回路與線性相位修正單元的制作方法
技術領域：
：本發明是關于一種鎖相回路(Phase-LockedLoop,PLL);特別關于一種不易受量化錯誤(quantizationerror)影響的混合模式(mixed-mode)鎖相回路。
背景技術：
：以振蕩器為基礎并數字控制(DigitallyControlledOscillator-based，DCO-based)的鎖相回路(Phase-LockedLoop,PLL)通常使用可調性數字回路濾波器(scalabledigitalloopfilter),此濾波器不僅可消除由柵極氧化物漏損所引起的噪聲，也可以通過此數字回路濾波器數字校正輸出頻率。然而，由于數字可編程除頻器(ProgrammableFrequencyDivider,PFD)的量化錯誤可能增加分數N(fractional-N)的操作噪聲與刺激(spurs)，此鎖相回路仍受限于整數N的操作。由于時間至數字轉換器(TimetoDigitalConverter,TDC)的量化錯誤無法成形于高頻區域，使得回路頻寬必須要設定較窄，用以抑制量化錯誤與頻帶外的噪聲。然而，由時間至數字轉換器所引起的頻帶內噪聲仍然無法被回路濾除。此外，由于較窄的回路頻寬，造成回路僅可濾除較少的DCO噪聲，因此頻帶內噪聲增加。回路的非線性包括回路增益變化，以及由量化錯誤與時間至數字轉換器的介穩態(meta-stabilities)所引起的正相位錯誤與負相位錯誤的不匹配。由于增益的不匹配與變化，使得當使用高階的三角積分調變器(Sigma-DeltaModulator,SDM)以消除分數通道(fmctionalchannels)的閑置調(idletone)時引起分數刺激(fractionalspurs)。由于量化本身無法僅通過數字演算法消除，因此數字回路濾波器或數字演算法無法消除所引起的刺激。由于DCO的噪聲轉換函數可視為一高通濾波器，因此DCO的量化錯誤無法被回路濾除，即使使用高速的三角積分調變器以取得精細的頻率解析度。DCO的短期量化錯誤可被取樣回回路，并且由于時間至數字轉換器的增益變化而被放大，因而產生刺激(spurs)。同時，必須使用數字化實施的環型時間至數字轉換器以同時為delta-sigmafractional-N的操作達到大的動態范圍以及精細的解析度。因為時間至數字轉換器的功率噪聲所引起的高頻噪聲會被失真(alias)到低頻區域，其無法被回路濾除，因此環型的設計造成數字化實施的環型時間至數字轉換器對于電源供應更敏感。
發明內容根據本發明的一實施例，一種混合模式鎖相回路，包括一模擬相位修正路徑與一數字頻率修正路徑。模擬相位修正路徑包括一線性相位修正單元。數字頻率修正路徑包括一數字積分路徑電路。根據本發明的另一實施例，一種線性相位修正單元，用于一鎖相回路(phaselockedloop,PLL)，包括一偏壓電路、一變容二極管(Varactor)、以及一電流源電路。變容二極管(Vamctor)，具有兩端點耦接至偏壓電路。電流源電路用以動態提供一上拉電流或一下拉電流至偏壓電路。根據本發明的另一實施例，一種線性相位修正單元，用于一鎖相回路(phaselockedloop,PLL)，包括一第一與一第二偏壓電路、一變容二極管以及一第一與一第二電流源電路。變容二極管具有兩端點分別耦接至上述第一與上述第二偏壓電路。第一與第二電流源電路分別用以動態提供一上拉電流或一下拉電流至第一與第二偏壓電路。根據本發明的另一實施例，一種線性相位修正單元，用于一鎖相回路(phaselockedloop,PLL)，包括一變容二極管(Vamctor)，具有兩端點，其中上述變容二極管的一端與另一端分別由一相位頻率檢測器(phasefrequencydetector,PFD)的一相位上(phaseup)信號與一相位下(phasedown)信號所控制。本發明實施例不僅具有低相位噪聲，同時具有傳統的鎖相回路的兩倍的回路頻寬，以及不具有分數刺激。圖1是顯示根據本發明的-一實施例所述的混合模式(mked-mode)鎖相回路方框圖。圖2A-1至圖2A-3與圖2B-1至圖2B-3是分別顯示根據本發明的一實施例所述的線性相位修正單元概要圖。圖3是顯示根據本發明的一實施例所述的線性相位修正單元詳細電路圖。圖4是顯示根據本發明的一實施例所述的數字積分路徑電路方框圖。圖5是顯示傳統使用時間至數字轉換器的全數字鎖相回路與根據本發明的一實施例所述的混合模式鎖相回路的相位噪聲比較圖。附圖標號110相位頻率檢測器；120線性相位修正單元；130交流耦合電容；140、410起停式相位頻率檢測器；150數字積分路徑電路；160數字控制震蕩；170模擬相位修正路徑；180數字頻率修正路徑；420可變增益放大器；430數字回路濾波器；440三角積分調變器；450溫度碼解碼器；460邊緣檢測器；DCO數字控制振蕩器；DCO一Output數字控制振蕩器輸出端點；Down、Up信號；FREF、FBCLK時脈信號；Phaseerror相位錯誤；Varactor變容二極管。具體實施例方式為使本發明的制造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，并配合附圖，作詳細說明如下實施例-圖1是顯示根據本發明的一實施例所述的混合模式(mixed-mode)鎖相回路方框圖。混合模式鎖相回路包括一模擬相位修正路徑170以及數字頻率修正路徑180。模擬相位修正路徑170包括一傳統相位頻率檢測器(PhaseFrequencyDetector,PFD)l10與一線性相位修正單元(LinearPhaseCorrectionUnit,LPCU)120，其中線性相位修正單元120通過交流耦合電容130耦接至數字控制振蕩器(DigitalControlledOscillator,DCO)160的輸出端。線性相位修正單元120在時域修正由傳統相位頻率檢測器110所產生的相位，并且因此避免所有由時間至數字轉換器(TDC)與數字控制振蕩器(DCO)160所引起的的噪聲與刺激(spur)。特別地，數字控制振蕩器(DCO)160可為一環型振蕩器或一電感電容振蕩器(LCoscillator)。數字頻率修正路徑180包括起停式(bang-bang)相位頻率檢測器140、耦接至起停式相位頻率檢測器140的數字積分路徑電路150、以及耦接至數字積分路徑電路150的數字控制振蕩器(DCO)160。在數字頻率修正路徑180上，參考時脈FREF的頻率可由起停式相位頻率檢測器140取樣并整合于一數字電容。線性相位修正單元120與起停式相位頻率檢測器140消除傳統全數字鎖相回路(AllDigitalPhaseLockedLoop,ADPLL)對于時間至數字轉換器(TDC)的需求，以減少暫態與切換噪聲。圖2A-1至圖2A-3以及圖2B-1至圖2B-3是分別顯示根據本發明的--實施例所述的線性相位修正單元概要圖。線性相位修正單元120使用由傳統相位頻率檢測器110所產生的具有脈沖寬度與相位錯誤成比例的相位錯誤信號，通過控制變容二極管(Varactor)的電壓改變變容二極管的電容。線性相位修正單元120的頻率、電容以及控制電壓之間的關系是顯示于圖2A-1至圖2A-2。由于如圖2B-1至圖2B-3所示，數字控制振蕩器(DCO)的頻率變化與電容變化成線性比例，因此相位修正與相位錯誤(PhaseerrOT)成線性比例，即如圖2B-2與圖2B-3所示，相位差=頻率差乘上時間差。圖3是顯示根據本發明的一實施例所述的線性相位修正單元詳細電路圖。線性相位修正單元的普通模式是通過一電阻式分壓器(resistivevoltagedivider)偏壓于VDD/2,用以提供較佳的功率與信號抑制比(powertosignalrejectionratio,PSRR)。分流器是用以取代分壓器以得到更大的增益與更好的PSRR，并且增加低通濾波器(lowpassfilter,LPF)用以濾除暫態漣波。由于薄氧化物裝置可免于薄氧化物漏損，因此電路可使用一薄氧化物裝置用以利用先進工藝技術的優勢。圖4是顯示根據本發明的一實施例所述的數字積分路徑電路方框圖。數字積分路徑電路包括接收參考時脈信號FREF與回授時脈信號FBCLK的起停式相位頻率檢測器410、具有4位增益控制的可變增益放大器420、20位的數字回路濾波器430、13位的三角積分調變器(Sigma-DeltaModulator,SDM)440、邊緣檢測器460與7位的溫度碼(thermalcode)解碼器450。通過900百萬赫茲(MHz)的三角積分調變器達到5赫茲的有效頻率解析度，用以抖動(dither)具有相同電容的分數電容(fractionalcapacitor)作為整數字元。由于整數字元被溫度碼所控制，并且分數字元通過邊緣檢測器460追蹤最近的溫度碼轉換位(transientbit)，使得頻率的單調性可被維持。數字回路濾波器430的有效電容在分數-N模式可通過使用具有5赫茲步距的起停式操作提高至數毫微法拉(nF)，因此在數字積分路徑電路中由起停式操作引起的增益變化不會影響回路頻寬。圖5是顯示傳統使用時間至數字轉換器的全數字鎖相回路與根據本發明的一實施例所述的混合模式鎖相回路的相位噪聲比較圖。圖中顯示出本發明的設計所產生的頻帶內噪聲比傳統全數字鎖相回路以及最近發表的全數字鎖相回路低10dB。本發明的所有的分數刺激(fmctionalspurs)低于相位噪聲，并且當數字控制振蕩器(DCO)的量化錯誤為20KHz并且分數碼(fractionalcode)為400KHz時，比全數字鎖相回路的分數刺激更低9dB。因此，本發明的設計比全數字鎖相回路具有更高的DCO量化錯誤容忍度，例如回路頻寬校正的精細解析度數字校正以及可調性回路濾波器。表1是顯示本發明的一實施例與另一傳統技術進行效能比較的結果。雖然相較于130納米工藝，90納米工藝可提供較高的時間至數字轉換器解析度，本發明的架構從頻帶內到lMHz的偏移具有5到10dB較少的相位噪聲。硅原型使用130納米的互補式金屬氧化物半導體(CMOS)工藝制作，并占用0.85平方公厘的面積以及在1.5V電壓下具有40毫安培的電流耗損。表l<table>tableseeoriginaldocumentpage10</column></row><table>@400KHz-122-127.6dBc/Hz@lMHz-129-136dBc/Hz@20MHz-165-163dBc/Hz電流耗損DCO1820mAN/A40mA本發明提供一種以數字控制振蕩器為基礎(DCO-based)的分數N(fractional-N)鎖相回路，通過使用具有較佳的PSRR與較低暫態噪聲的一線性相位修正單元置換易產生噪聲的時間至數字轉換器，用以消除噪聲與刺激。數字積分路徑被維持以保存使用數字電容的好處。以數字控制振蕩器為基礎的分數N鎖相回路不易受數字控制振蕩器的非線性與量化噪聲影響，引此使得數字控制振蕩器的設計更穩健。此架構不僅具有低相位噪聲，同時具有傳統的鎖相回路的兩倍的回路頻寬，以及不具有分數刺激。本發明雖以較佳實施例揭露如上，然其并非用以限定本發明的范圍，任何熟悉本領域的技術人員，在不脫離本發明的精神和范圍內，當可做些許的更動與潤飾，因此本發明的保護范圍當視所附的權利要求范圍所界定為準。li權利要求1.一種混合模式鎖相回路，其特征在于，所述的混合模式鎖相回路包括一模擬相位修正路徑，包括一線性相位修正單元；以及一數字頻率修正路徑，包括一數字積分路徑電路。2.如權利要求1所述的混合模式鎖相回路，其特征在于，所述數字頻率修正路徑還包括一起停式相位頻率檢測器耦接至所述數字積分路徑電路。3.如權利要求1所述的混合模式鎖相回路，其特征在于，所述數字頻率修正路徑還包括一數字控制振蕩器耦接至所述數字積分路徑電路。4.如權利要求3所述的混合模式鎖相回路，其特征在于，所述數字控制振蕩器為一環型振蕩器或--電感電容振蕩器。5.如權利要求3所述的混合模式鎖相回路，其特征在于，所述數字控制振蕩器是由所述數字積分路徑電路與所述線性相位修正單元所控制。6.如權利要求5所述的混合模式鎖相回路，其特征在于，所述數字控制振蕩器具有兩輸入端分別耦接至所述數字積分路徑電路與所述線性相位修正單元。7.如權利要求1所述的混合模式鎖相回路，其特征在于，還包括一交流耦合電容耦接于所述線性相位修正單元與所述數字頻率修正路徑之間。8.如權利要求1所述的混合模式鎖相回路，其特征在于，所述模擬相位修正路徑還包括一相位頻率檢測器耦接至所述線性相位修正單元。9.如權利要求8所述的混合模式鎖相回路，其特征在于，所述線性相位修正單元包括一變容二極管耦接至所述相位頻率檢測器并由所述相位頻率檢測器所控制。10.如權利要求8所述的混合模式鎖相回路，其特征在于，所述線性相位修正單元包括一偏壓電路、具有兩端點耦接至所述偏壓電路的一變容二極管、以及一電流源電路動態提供一上拉電流或一下拉電流至所述偏壓電路。11.如權利要求10所述的混合模式鎖相回路，其特征在于，所述偏壓電路包括一低通濾波器電路。12.如權利要求8所述的混合模式鎖相回路，其特征在于，所述線性相位修正單元包括一第一與一第二偏壓電路、具有兩端點分別耦接至所述第一與所述第二偏壓電路的一變容二極管、以及一第一與一第二電流源電路分別用以動態提供一上拉電流或一下拉電流至所述第一與所述第二偏壓電路。13.如權利要求12所述的混合模式鎖相回路，其特征在于，所述第一與所述第二偏壓電路具有相同配置并且所述第一與所述第二電流源電路具有相同配置。14.如權利要求12所述的混合模式鎖相回路，其特征在于，所述第一與所述第二偏壓電路的至少一者包括一低通濾波器電路。15.—種線性相位修正單元，用于一鎖相回路，其特征在于，所述的線性相位修正單元包括一偏壓電路；一變容二極管，具有兩端點耦接至所述偏壓電路；以及一電流源電路，用以動態提供一上拉電流或一下拉電流至所述偏壓電路。16.如權利要求15所述的線性相位修正單元，其中所述偏壓電路包括一低通濾波器電路。17.—種線性相位修正單元，用于一鎖相回路，其特征在于，所述的線性相位修正單元包括.-一第一與一第二偏壓電路；一變容二極管，具有兩端點分別耦接至所述第一與所述第二偏壓電路；以及一第一與一第二電流源電路，分別用以動態提供一上拉電流或一下拉電流至所述第一與所述第二偏壓電路。18.如權利要求17所述的線性相位修正單元，其特征在于，所述第一與所述第二偏壓電路具有相同配置并且所述第一與所述第二電流源電路具有相同配置。19.如權利要求17所述的線性相位修正單元，其特征在于，所述第一與所述第二偏壓電路的至少一者包括一低通濾波器電路。20.—種線性相位修正單元，用于一鎖相回路，其特征在于，所述的線性相位修正單元包括一變容二極管，具有兩端點，其中所述變容二極管的一端與另一端分別由一相位頻率檢測器的一相位上信號與一相位下信號所控制。全文摘要本發明提供一種混合模式鎖相回路與線性相位修正單元。其中，該混合模式鎖相回路，包括一模擬相位修正路徑與一數字頻率修正路徑。模擬相位修正路徑包括一線性相位修正單元。數字頻率修正路徑包括一數字積分路徑電路。文檔編號H03L7/06GK101483431SQ20081019053公開日2009年7月15日申請日期2008年12月30日優先權日2008年1月7日發明者汪炳穎,詹景宏申請人:聯發科技股份有限公司