專利名稱：經濟型雙延時時間繼電器的制作方法
技術領域：
本實用新型涉及一種時間繼電器。
目前，市場上的時間繼電器大多是模擬式，如

圖1所示，它主要由輸出控制模塊、中央計時器和輸入設定模塊組成，輸出控制模塊是普通的繼電器，中央計時器是一個模擬式的計時器，它主要存在如下缺點模擬式的計時器采用硬件的方法來實現時間設定，通常采用一些振蕩分頻電路來完成，但振蕩分頻電路精度較低，往往只能達到0.1秒的數量級，設定范圍有限，抗干擾能力差，這樣一來給實際的工作帶來不便；另外輸入設定模塊通常用旋鈕電阻來實現，旋鈕電阻操作控制困難，時間的準確性難以控制；現在剛剛出現了一種數字式的時間繼電器，采用液晶顯示器顯示時間的輸入設定，用鍵盤作為輸入設定模塊，界面復雜，體積較大，操作麻煩，結構較為復雜，成本較高，只能實現單延時，即只能控制輸出控制模塊執行動作的延時，而不能控制輸出控制模塊停止執行動作的延時。
本實用新型的目的是提供一種經濟型雙延時時間繼電器，它通過軟件的方法實現雙定時延時，達到時間控制的目的，準確性高，實現智能控制，穩定性較好，界面簡單，操作容易，體積小，成本低。
本實用新型是通過如下技術方案來實現的它包括輸出控制模塊、中央計時器、輸入設定模塊和電源，該中央計時器是微處理器，輸入設定模塊是撥碼，另外它還包括單位設定模塊，微處理器的輸出端與輸出控制模塊的輸入端相連接，單位設定模塊與微處理器相連接，撥碼的輸出端與微處理器的輸入端連接。
上述的撥碼分成兩組，分別用于設定輸出控制模塊執行動作或停止執行動作的延時時間。
本實用新型與現有技術相比具有如下優點1)利用微處理器的軟件實現計時，達到時間設定的目的，完全智能控制，由于微處理器自身指令執行速度快，所以設定的時間的最低數量級為0.01秒，精度高，設定的范圍廣，可以設定由0.01秒至99.9秒的時間延遲，抗干擾能力強，穩定性好；2)通過撥碼進行時間設定，操作準確、容易，界面直觀，上排3個撥碼用于設定輸出控制模塊斷開的延時時間，下排3個撥碼用于設定輸出控制模塊閉合的延時時間，達到雙設定的目的，另外撥碼取代的液晶顯示器，簡化了產品結構，降低了成本；3)增加了單位設定模塊，由滑動開關變換時間的單位及發光二極管指示時間的單位及輸出的狀態，更為直觀；5)實現輸出自動復位功能，使用起來比較方便；6)下排3個撥碼設定延時時間為零時，繼電器輸出保持，直到有復位脈沖。
以下結合附圖對本實用新型作詳細的說明圖1是傳統的時間繼續電器的電路方框圖；圖2是本實用新型的電路方框圖；圖3是本實用新型的界面示意圖；圖4是圖2對應的電路圖。
如圖2所示，本實用新型包括輸出控制模塊(1)、中央計時器、輸入設定模塊和電源(5)，該中央計時器是微處理器(2)，輸入設定模塊是撥碼(3)，另外它還包括單位設定模塊(4)，微處理器(2)的輸出端與輸出控制模塊(1)的輸入端相連接，單位設定模塊(4)與微處理器(2)相連接，撥碼(3)的輸出端與微處理器(2)的輸入端連接。如圖3所示，撥碼(3)分成兩組，分別用于設定輸出控制模塊(1)執行動作或停止執行動作的延時時間。
如圖4所示，微處理器(2)由主芯片IC1及其外圍電路構成，主芯片IC1外置晶振片X1作為振蕩電路，為主芯片IC1提供基本的振蕩頻率；輸出控制模塊(1)主要包括三極管Q1和繼電器JDQ1，三極管Q1的基極與主芯片IC1的第9腳連接，三極管Q1用于驅動繼電器JDQ1的吸合，撥碼(3)由撥碼B1～B6組成；單位設定模塊(4)主要由滑動開關SW及4個發光二極管D2～D5組成；電源(5)為用電部分提供電能。
如圖3、圖4所示，本實用新型的原理是撥動滑動開關SW，使對應單位為小時的發光二極管閃亮，然后通過撥碼(3)輸入數值，再撥動滑動開關SW，使對應單位為分鐘、秒的發光二極管閃亮，通過撥碼(3)輸入數值，然后由微處理器(2)采集到數據，主芯片IC1通過內部程序控制時間進行計時，計時完畢立即通過9腳發出信號，控制三極管Q1驅動繼電器JDQ1的吸合或斷開。
權利要求1.經濟型雙延時時間繼電器，包括輸出控制模塊(1)、中央計時器、輸入設定模塊和電源(5)，其特征在于該中央計時器是微處理器(2)，輸入設定模塊是撥碼(3)，另外它還包括單位設定模塊(4)，微處理器(2)的輸出端與輸出控制模塊(1)的輸入端相連接，單位設定模塊(4)與微處理器(2)相連接，撥碼(3)的輸出端與微處理器(2)的輸入端連接。
2.根據權利要求1所述的經濟型雙延時時間繼電器，其特征在于撥碼(3)分成兩組，分別用于設定輸出控制模塊(1)執行動作或停止執行動作的延時時間。
專利摘要經濟型雙延時時間繼電器,包括輸出控制模塊(1)、中央計時器、輸入設定模塊和電源(5),該中央計時器是微處理器(2),輸入設定模塊是撥碼(3),另外它還包括單位設定模塊(4),微處理器(2)的輸出端與輸出控制模塊(1)的輸入端相連接,單位設定模塊(4)與微處理器(2)相連接,撥碼(3)的輸出端與微處理器(2)的輸入端連接,它通過軟件的方法實現雙定時延時,達到時間控制的目的,準確性高,實現智能控制,穩定性較好,界面簡單,操作容易,體積小,成本低。
文檔編號H03K17/28GK2503597SQ0121568
公開日2002年7月31日 申請日期2001年3月15日 優先權日2001年3月15日
發明者周松明, 王武勝 申請人:周松明