一種級聯電池保護電路及其系統的制作方法
【技術領域】
[0001]本實用新型涉及微電子領域中的集成電路設計技術領域，特別是一種級聯電池保護電路及其系統。
【背景技術】
[0002]現有技術中單體鋰電池的保護電路已經很成熟，但是對于多節串聯的鋰電池來講，組建與其匹配的保護電路有一定的難度。
[0003]在滿足電池保護系統的需求情況下，當電池保護系統中需要串聯的電池保護芯片單元數目增多時，由于電池總電壓的升高，需要通過級聯多個電池保護芯片單元作為電池保護系統的電池保護電路。
[0004]在芯片級聯時，通常仍會使用上級芯片的充電控制輸出和放電控制輸出向下級傳遞保護信息，但是在這兩個級聯傳遞的信號通路上會串聯兩個大電阻用于限制電流大小以節省功耗和保護芯片免受大電流沖擊。
[0005]圖1為現有技術提供的一種級聯電池保護電路示意圖。如圖1中上級電池保護芯片麗3474(2)的充電控制輸出管腳OV串聯一個電阻Rsocl2，然后與下級電池保護芯片MM3474
(I)的過充電保護信號輸入管腳SOC相連;上級芯片的放電控制輸出管腳DCHG串聯一個電阻Rsocl2后，與下級芯片的過放電保護信號輸入管腳SDC相連。Rsocl2為10ΚΩ。
[0006]然而，在保護芯片的外圍電路串聯大電阻，使得電池保護電路的成本上升，芯片的集成度也不高。
【實用新型內容】
[0007]本實用新型的目的是針對現有技術的缺陷，提供一種級聯電池保護電路，去掉現有技術芯片的外圍電路串聯的兩個大電阻;在電池保護芯片上實現芯片的限制電流大小以節省功耗和保護芯片免受大電流沖擊。
[0008]本實用新型第一方面提供一種級聯電池保護電路，該電路包括級聯的至少兩個電池保護芯片電路，每個電池保護芯片電路上設置有充電控制輸出管腳0V、放電控制輸出管腳DCHG、過充電保護信號輸入管腳SOC以及過放電保護信號輸入管腳SDC;每個電池保護芯片電路包括充放電控制輸出子電路和過充放電保護輸入子電路;其中，所述充放電控制輸出子電路，接收所述電池保護芯片電路的內部第一控制信號(:_(^此來判斷是否上拉所述充電控制輸出管腳OV的電平;接收所述電池保護芯片電路的內部第二控制信號D_CTRL來判斷是否上拉放電控制輸出管腳DCHG的電平;過充放電保護輸入子電路，通過所述過充電保護信號輸入管腳SOC直接與上級電池保護芯片的所述充電控制輸出管腳OV相連形成充電控制輸出通路;并通過所述過放電保護信號輸入管腳SDC直接與上級電池保護芯片的所述放電控制輸出管腳DCHG相連形成放電控制輸出通路;所述每個電池保護芯片電路根據所述充電控制輸出通路以及所述放電控制輸出通路來限制通路上的電流大小。
[0009 ] 優選地，充放電控制輸出子電路包括第一 PMOS管MPU1、第二 PMOS管MPU2、第三PMOS管MPU3、第四PMOS管MPU4、第五PMOS管MPU5以及第六PMOS管MPU6，第一匪OS管MNUl、第二NMOS管MNU2以及第三NMOS管MNU3，第一電阻RUl;其中，第一PMOS管MPUI分別和第二PMOS管MPU2、第三PMOS管MPU3以及第四PMOS管MPU4共源共柵，第一 PMOS管MPUl的漏極和柵極與第一匪OS管MNUl的漏極相連，其源極接電源VDD;第二PMOS管MPU2的漏極與第一NMOS管MNUl的柵極以及第二匪OS管MNU2的漏極相連;第三PMOS管MPU3的漏極與第五PMOS管MPU5的漏極相連；第四PMOS管MPU4的漏極與第六PMOS管MPU6的源極相連;第一 NMOS管MNUl的源極與第一電阻RUl的一端以及第二 NMOS管MNU2的柵極相連;第一電阻RUl的另一端接地;第二匪OS管MNU2的源極接地;第五PMOS管MPU5的柵極接收第一控制信號C_CTRL，其漏極與所述充電控制輸出管腳OV相連；第六PMOS管MPU6的柵極接收第二控制信號D_CTRL并與第三匪OS管麗U3的柵極相連，其漏極與所述放電控制輸出管腳DCHG以及第三匪OS管MNU3的漏極相連；第三NMOS管MNU3的源極接地。
[0010]優選地，第三PMOS管MPU3與所述第一 PMOS管MPUl以及所述第二 PMOS管MPU2為電流鏡，且MPU3:MPU2:MPUl比例為K:1:1，K為預設的大于I的系數;所述第四PMOS管MPU4與所述第一PMOS管MPUl以及所述第二PMOS管MPU2為電流鏡，且MPU4: MPU2: MPUl比例為K:1:1，K為預設的大于I的系數。
[0011]優選地，第三PMOS管MPU3可設置于第五PMOS管MPU5和所述充電控制輸出管腳OV之間；其中，其柵極與所述第二PMOS管MPU2以及所述第一PMOS管MPUl的柵極相連，其源極與第五PMOS管MPU5的漏極相連，其漏極與充電控制輸出管腳OV相連;和/或所述第四PMOS管MPU4可設置于第六PMOS管MPU6和所述放電控制輸出管腳DCHG之間；其中，其柵極與所述第二PMOS管MPU2以及所述第一 PMOS管MPUl的柵極相連，其源極與第六PMOS管MPU6的漏極相連，其漏極與所述放電控制輸出管腳DCHG相連。
[0012]優選地，可用第二電阻取代第三PMOS管MPU3;其中，第二電阻的一端與所述第一PMOS管MPUl、所述第二PMOS管MPU2的源極相連，其另一端與所述第五PMOS管MPU5的源極相連；和/或可用第三電阻取代第四PMOS管MPU4;其中，第三電阻的一端與所述第一PMOS管MPUl、所述第二 PMOS管MPU2的源極相連，其另一端與所述第六PMOS管MPU6的源極相連。
[0013]優選地，過充放電保護輸入子電路包括第一PMOS管MPDl、第二PMOS管MPD2、第三PMOS管MPD3、第四PMOS管MPD4、第五PMOS管MPD5以及第六PMOS管MPD6，第一 NMOS管MND1、第二NMOS管MND2、第三NMOS管MND3、第四NMOS管MND4、第五NMOS管MND5以及第六NMOS管MND6，第一電阻RDl，第一反相器INVl以及第二反相器INV2 ;其中，第一PMOS管MPDl、第二PMOS管MPD2、第四PMOS管MPD4以及第六PMOS管MPD6共源共柵，第一 PMOS管MPDl的源極接電源VDD，其柵極和漏極與第一 NMOS管MNDl的漏極相連;第二 PMOS管MPD2的漏極與第一 NMOS管MNDl的柵極以及第二 NMOS管MND2的漏極相連;第四PMOS管MPD4的漏極與第四NMOS管MND4的漏極以及第一反相器INVl的輸入端相連;第六PMOS管MPD6的漏極與第六NMOS管MND6的漏極以及第二反相器INV2的輸出端相連;第三PMOS管MPD3的源極與所述過充電保護信號輸入管腳SOC相連，其柵極與第一 PMOS管MPDl的柵極相連，其漏極與第三WOS管MND3的漏極和柵極相連；第五PMOS管MPD5的源極與所述過放電保護信號輸入管腳SDC相連，其柵極與第一 PMOS管MPDl的柵極相連，其漏極與第五NMOS管MND5的漏極和柵極相連;第一匪OS管MNDl的源極與第一電阻RDl的一端以及第二匪OS管MND2的柵極相連；第一電阻RDl的另一端接地;第二匪OS管MND2的源極接地;第三匪OS管MND3的源極接地，其柵極與第四匪OS管MND4的柵極相連;第四NMOS管MND4的源極接地;第一反相器INVl的電流源接電源VDD，其電流沉接地，其輸出UPPER_0V信號;第五NMOS管MND5的源極接地，其柵極與第六NMOS管MND6的柵極相連;第六匪OS管MND6源極接地;第二反相器INV2的電流源接電源VDD，其電流沉接地，其輸出UPPER_DCHG信號。
[0014]優選地，第三NMOS管MND3與第四NMOS管MND4為電流鏡，且MND3:MND4比例為1:1;第一PMOS管MPD1、第二PMOS管MPD2以及第四PMOS管MPD4為電流鏡，且MI3D1: MPD2: MPD4比例為1:1:]?，]\1為預設的大于1的系數;第五匪03管1仰5與第六匪03管1冊6為電流鏡，且]\^)5:]\^)6比例為I: I;第一PMOS管MPDl、第二PMOS管MPD2以及第六PMOS管MPD6為電流鏡，且MPDl:MPD2:MPD6比例為1:1:M，M為預設的大于I的系數。
[0015]優選地，第三PMOS管MPD3以及第五PMOS管MPD5的閾值大于第二 PMOS管MPD2的閾值。
[0016]優選地，所述第一控制信號C_CTRL為高電平時，所述電池保護芯片不上拉充電控制輸出管腳OV電平;所述第一控制信號C_CTRL為低電平時，所述電池保護芯片上拉充電控制輸出管腳OV電平