一種單電感多輸出開關電源變換器的次環控制系統的制作方法
【專利摘要】一種單電感多輸出開關電源變換器的次環控制系統，在次環控制系統中，各次環控制支路中采用內部設有上門限電壓VH和下門限電壓VL的遲滯比較器取代傳統次環誤差放大器和次環PWM比較器，各次環控制支路遲滯比較器的輸入分別為n?1個差模電壓Vfbi(i＝1，2，…n?1)，Vfbi分別與上門限電壓VH和下門限電壓VL進行比較，當Vfbi低于下門限電壓VL時，占空比控制信號PWM為高電平，相應輸出支路中的次級功率開關管打開；當Vfbi高于上門限電壓VH時，占空比控制信號PWM為低電平，相應輸出支路中的次級功率開關管關斷，從而實現通過遲滯比較器快速調節次級占空比信號。
【專利說明】
一種單電感多輸出開關電源變換器的次環控制系統
技術領域
[0001]本發明涉及單電感多輸出開關電源變換器，特別涉及一種單電感多輸出開關電源變換器的次環控制系統，屬于微電子領域。
【背景技術】
[0002]單電感多輸出(Single-1nductorMultiple-output，SIM0)開關電源變換器是一種新型多輸出開關變換器結構，利用各輸出支路分時工作原理，僅使用一個電感即可獨立控制多路電源的輸出，適用于多值電壓系統的電源。各輸出支路共享一個電感，分時工作，大大減少了電路所需電感的數目，因而在實現對各路輸出支路獨立精確控制的同時，大大減小了變換器系統的尺寸。然而，隨著電池充電的便攜式設備不斷發展，需要電壓調節器具有快速響應能力和高的轉換效率。如果瞬態響應過慢，各輸出支路在分時工作時，各輸出支路開關之間存在嚴重的交疊導通，增加了各輸出支路輸出電壓的紋波系數，嚴重時會破壞整個系統的穩定性，使變換器無法正常工作。因此，提高負載瞬態響應成為研究焦點。為了設計具有高速負載響應的DC-DC開關電源，一方面我們可以從控制芯片外圍元件入手，例如使用較小的輸出電容，或者較小的電感，但小的電容電感在同等應用條件下，易使控制芯片工作在不連續導電模式，這樣就犧牲了芯片的帶負載能力，轉換效率，加大了系統的輸出紋波。另外，我們可以調節芯片環路補償的電容值，減小該電容值可以獲得更快的響應速度，但同時會犧牲芯片的穩定裕度。另一方面，我們可以從改進系統電路結構、電路模塊入手，來優化開關電源的瞬態響應。

【發明內容】

[0003]本發明提供一種單電感多輸出開關電源變換器的次環控制系統，為了提高瞬態響應，在次環控制系統中采用遲滯比較器產生PWM占空比信號，實現對次級開關占空比信號進行快速精確地控制，解決了負載瞬態響應慢而導致的輸出紋波大的問題。
[0004]本發明采取的技術方案如下:一種單電感多輸出開關電源變換器的次環控制系統，單電感多輸出電源變換器包括功率級電路和控制級電路，功率級電路設有N個輸出支路，分別輸出電壓Vc^i = I，2，…η)，Ν個輸出支路共用一個電感L分時工作，控制級電路包括輸出電壓采樣反饋網絡、主環控制系統和次環控制系統，主環控制系統采用共模峰值電流模式，決定電感L的充電時間，次環控制系統采用差模電壓模式，決定電感電流U在N個輸出支路中的分配，輸出電壓采樣反饋網絡的輸入信號分別為N個支路的輸出電壓Vcii (i = I，2，…η)，輸出電壓米樣反饋網絡的輸出為共模電壓Vcm^Pn-1個差模電壓Vfbi( i = 1,2,...η-1)，共模電壓V?通過包括主環誤差放大器、主環斜坡補償電路、主環比較器、RS觸發器以及驅動和死區控制電路構成的主環控制系統，產生主級開關占空比信號D0，控制開關電源變換器中主級功率開關管SpO、SnO的通斷;η-1個差模電壓Vfbi (i = 1,2,...η_1)通過包括次環誤差放大器、次環PWM比較器、次級開關占空比時序控制電路和次級開關驅動電路構成的次環控制系統，產生η個次級開關占空比信號Di (i = I，2，…η)，分別控制各輸出支路中次級功率開關管Sni(i = l，2，…η)的通斷；
[0005]其特征在于:在次環控制系統中，各次環控制支路中采用內部設有上門限電壓Vh和下門限電壓Vl的遲滯比較器i(i = l，2，…η-1)取代傳統次環誤差放大器和次環PWM比較器，各次環控制支路遲滯比較器的輸入分別為η-1個差模電壓Vfbl(i = I，2，…η-1)，遲滯比較器i(i = I，2，…η-1)的輸出分別為占空比控制信號PWM i(i = l，2，…n_l)與次級開關占空比時序控制電路輸入端連接，將Vfbl(i = l，2，…η-1)分別與上門限電壓Vh和下門限電壓Vl進行比較，當Vf bi(i = I，2，…η-1)低于下門限電壓Vl時，占空比控制信號PWM i(i = l，2r..n-1)為高電平，相應輸出支路中的次級功率開關管打開;當Vfbl(i = l，2，…n-1)高于上門限電壓Vh時，占空比控制信號PWM Ki = I，2，…η-1)為低電平，相應輸出支路中的次級功率開關管關斷，從而實現通過遲滯比較器快速調節次級占空比信號。
[0006]所述各控制支路的遲滯比較器結構相同，包括六個PMOS管MhMhMhM^MdPM12以及八個NMOS管吣、]\17、]?8、]\19、]\11()、]\111、]\113和施4，？]\?)3管沁的柵極連接參考電壓Vref，PM0S管M2的柵極連接差模電壓Vfbi(i = 1,2,...η-1)，PMOS管沁的源極與PMOS管M2的源極互連并連接PMOS管M3的漏極，PMOS管M3的柵極連接外供偏置Vbl，PM0S管M4的柵極與PMOS管施的柵極互連并連接PMOS管M4的漏極和NMOS管吣的漏極，PMOS管蚍的漏極連接NMOS管M7的漏極以及PMOS管M12的柵極和匪OS管M13的柵極，匪OS管M6的柵極與匪OS管M7的柵極互連并連接外供偏置Vb2，NMOS管施的源極與PMOS管跑的漏極、NMOS管M8的漏極以及NMOS管Miq的漏極連接在一起，NMOS管M7的源極與PMOS管沁的漏極、匪OS管M9的漏極以及匪03管見4的漏極連接在一起，匪OS管M14的源極連接匪OS管Mn的漏極，匪OS管M8、M9、M1Q、Mn的柵極連接在一起并連接外供偏置Vb3，PM0S管M3、M4、M5、M12的源極連接在一起并連接VDD，PM0S管M12的漏極與NM0S管M13的漏極、匪05管見4的柵極連接在一起，作為輸出端輸出占空比控制信號PWMi(i = l,2,...η-1)，匪OS管M13的源極與匪OS管M8、M9、M1Q、Mn的源極連接在一起并接地;下門限電壓VL = Vref-Vt-，上門限電壓VH = Vref-Vt+，Vref為為遲滯比較器電路輸入的參考電壓，Vt-為遲滯比較器電路的負遲滯閾值點，即當遲滯比較器的輸入信號Vfbl(i = l，2，…η-1)從高減到低時，其輸出信號PffMi (i = I，2，...η-1)從低電平轉為高電平的工作點，Vt-= I Vgs21 -1 Vgsl |，| Vgsl |、| Vgs21 分別為電路在負遲滯閾值點Vt-時，？103管見、M2的柵源電壓，Vt+為遲滯比較器電路的正遲滯閾值點，即當遲滯比較器的輸入信號Vfbi(i = I，2，...η-1)從低增加到高時，其輸出信號PffMi (i=1，2，…η-1)從高電平轉為低電平的工作點，Vt+= |Vgs2，|-|Vgsl，I , I Vgsr 1、|Vgs2，I分別為電路在正遲滯閾值點Vt+時，？103管沁、M2的柵源電壓。
[0007]本發明的優點及顯著效果:傳統峰值電流控制的PWM開關電源次環是采用一個誤差放大器對輸出電壓的反饋信號進行誤差放大，隨后將誤差放大后的信號送入PWM比較器實現PffM調制，這種結構存在誤差放大器和PffM比較器之間的延時，PffM比較器的輸出信號不能夠很快的對輸出電壓的變化進行響應，因此當負載發生變換時，負載瞬態響應較慢，各支路輸出之間存在嚴重電壓過沖問題，致使各支路輸出電壓紋波系數增大，增加了瞬態響應時間。為了消除信號在經過誤差放大器時產生的延時，提高PWM調制的精度和速度，本發明次環控制電路采用的遲滯比較器取代了傳統電壓模式PWM調制開關電源變換器中的誤差放大器和PffM比較器，使遲滯控制的BUCK轉換器具有響應快和穩定工作的特點，減少了誤差放大器這個串聯環節，避免了信號在經過誤差放大器時產生的時延和誤差，每一路負載的變化經過對應遲滯比較器的快速響應都將及時地反映在次級開關占空比時序控制電路的輸入端，進而快速調節次級占空比?目號，提尚次環瞬態響應能力，進而提尚PWM調制的速度和精度，從而減少了次環瞬態響應時間，實現了負載的瞬態響應，優化了開關電源的瞬態響應性能。
【附圖說明】
[0008]圖1為本發明采用遲滯比較器的單電感多輸出開關電源變換器系統整體電路圖；
[0009]圖2為本發明單電感多輸出開關電源變換器次環的控制工作原理圖；
[0010]圖3為本發明遲滯比較器的一種實施電路圖。
【具體實施方式】
[0011]參看圖1，本發明單電感多輸出開關電源變換器包括功率級電路和控制級電路，功率級電路設有N個輸出支路，分別輸出電壓Vcli(i = I，2，...!!)，N個輸出支路共用一個電感L分時工作，控制級電路包括輸出電壓采樣反饋網絡、主環控制系統和次環控制系統，主環控制系統采用共模峰值電流模式，改變電感L的充電時間，次環控制系統采用差模電壓模式，決定電感電流IL在N個輸出支路中的分配，輸出電壓采樣反饋網絡的輸入信號分別為N個支路的輸出電壓Voi(i = I，2，…η)，輸出電壓米樣反饋網絡的輸出為共模電壓V?和n-1個差模電壓￥制(1 = 1，2，-_11-1)，共模電壓￥?通過包括主環誤差放大器、主環斜坡補償電路、主環比較器、RS觸發器以及驅動和死區控制電路構成的主環控制系統，產生主級開關占空比信號DO，控制開關電源變換器中主級功率開關管Sp0、Sn0的通斷。上述功率級電路、輸出電壓采樣反饋網絡和主環控制系統與現有技術相同。
[0012]本發明與現有技術不同之處在于，次環控制系統中，各次環控制支路中采用內部設有上門限電壓Vh和下門限電壓Vl的遲滯比較器i(i = l，2，…η-1)取代傳統次環誤差放大器和次環PWM比較器，各次環控制支路遲滯比較器的輸入分別為η-1個差模電壓Vfbl(i = l，2，-1-1),遲滯比較器i(i = I，2，…n-1)的輸出分別為占空比控制信號PffM i(i = l，2^-n-
1)與次級開關占空比時序控制電路輸入端連接，將Vfbl(i = l，2，…n-1)分別與上門限電壓Vh和下門限電壓Vl進行比較，當Vfbl(i = l，2，…η-1)低于下門限電壓Vl時，占空比控制信號PWM Ui = I，2，…η-1)為高電平，相應輸出支路中的次級功率開關管打開；當Vfbi(i = I，2，-._η-1)高于上門限電壓Vh時，占空比控制信號PffM i(i = I，2，…η_1)為低電平，相應輸出支路中的次級功率開關管關斷，從而實現通過遲滯比較器快速調節次級占空比信號使用了遲滯比較器直接調節占空比信號，檢測到的負載變化直接輸入到遲滯比較器，和遲滯比較器內部的門限電壓相比較，快速產生占空比信號控制次級功率開關管的通斷。
[0013]具體的占空比信號快速產生原理如下:輸出電壓采樣反饋網絡輸出的電壓反饋信號Vfbl(i = l，2，…η-1)輸入到對應遲滯比較器的輸入端，和遲滯比較器內部的門限電壓相比較。遲滯比較器的輸出端連接次級開關占空比時序控制電路的輸入端，使得η-1個PWM信號PWM1Q = Id,…η-1)進行時序邏輯上的調整后輸入到次級開關驅動電路得到精確的次級開關占空比信號01(1 = 1，2廣_11)分別控制次級功率開關管51^(1 = 1，2廣_11)的通斷，決定能量的分配。遲滯比較器的具體工作原理如下，當反饋電壓Vfb低于內部下門限電壓Vl時，PWM占空比控制信號翻轉為高電平，經過次級開關占空比信號時序控制電路及次級開關驅動電路輸出的次級開關占空比信號使得次級功率開關管打開，對應支路進行充電。當反饋電壓Vfb高于內部上門限電壓Vh時，PffM占空比控制信號翻轉為低電平，經過次級開關占空比信號時序控制電路及次級開關驅動電路輸出的次級開關占空比信號使得次級功率開關管關斷，對應支路不進行充電。
[0014]參看圖2，可以清楚的看出遲滯比較器的具體工作原理，輸出電壓采樣反饋網絡輸出的電壓反饋信號Vfbr.-Vfb1-..Vfbn-1 (i = 1,2,...η-1)輸入到對應遲滯比較器的輸入端，和遲滯比較器內部的門限電壓相比較。當反饋電壓Vfb低于內部下門限電壓Vl時，PffM占空比控制信號翻轉為高電平；當反饋電壓Vfb高于內部上門限電壓Vh時，P麗占空比控制信號翻轉為低電平，遲滯比較器輸出的PWM信號經過次級開關占空比時序控制電路進行時序邏輯上的調整并通過次級開關驅動電路得到精確的次級開關占空比信號，控制次級功率開關管的通斷。這樣基于遲滯比較器的次環控制電路可以快速的得到占空比信號，及時調節次級功率開關管的通斷，決定能量的分配，由此提高次環瞬態響應能力，實現負載的瞬態響應。該控制方案直接檢測輸出電壓的變化，遲滯比較器快速得到的PWM信號及時的反映在次級開關占空比時序控制電路輸入端，并通過次級開關驅動電路得到精確的次級開關占空比信號控制次級功率開關管的導通與關斷，提尚了次環瞬態響應能力，及PWM調制的速度和精度，減少了瞬態響應時間，優化了開關電源的瞬態響應性能，對于負載的突變可以快速響應，并且該控制系統易于實現。
[0015]參看圖3，取各支路輸出反饋電壓Vfbi(i= l，2，...，η_1)為例，對每一Vfbi信號分別設置遲滯比較器。Vref、Vbl、Vb2、Vb3為外部提供的偏置電壓，Vref為遲滯比較器電路輸入的參考電壓。通過設置Vrrf用于調整門限電壓1、Vh，最終處理后信號從Vmi(i = I，2，...，n-l)輸出，作為圖1中次級開關占空比時序控制電路的輸入信號PWMi (i = 1.2....η-1)。電路中I1-1n分別對應流過M1-M11的導通電流。電路工作原理如下:先考慮￥冊>￥^，且施導通，M2幾乎截止的情況，此時電流I3幾乎全部從I沖流過，M5工作在線性區，此時Vmi輸出為低。當隨著乂況減小，I2不斷增大，直到增大到施工作在飽和區時，電路達到負遲滯閾值點，即當輸入信號Vfbi從高減低時，輸出信號VpWMi從低電平轉為高電平的工作點。此時由于電流鏡作用下14=15、Is = 19，易得:Il= (I3-1iq)/2，12=(13+110)/2。故可以得到:11的柵源電壓 I VgSl I =(2Ιι/β)1/2+1 Vthi 1、M2的柵源電壓 I Vgs21 =(2Ι2/β)1/2+1 Vth21 (0=yCoxW/L)，其中Vth1、Vth2分另Ij為施12導通的閾值電壓，μ為空穴迀移率，Ccix為柵氧電容，W/L為MOS管寬長比。所以負遲滯闡值點 Vt-= I Vgs2 I _ I Vgsl I，故下門限電壓 Vl = Vref- | Vgs2 | + | Vgsl |，其中 Vgsl、Vgs2 分力 U 為此時M^M2的柵源電壓。通過分析公式不難看出，通過調節Miq的寬長比可以設計負遲滯閾值點Vt-的大小從而調整下門限電壓Vl的大小。當輸入電壓繼續變小時，M5進入飽和區，輸出結果跳變至高。再考慮Vfb<Vref，且M2導通，M1幾乎截止時，I3幾乎全部流過M2,此時M4、M5I作在飽和區，Vpmii輸出高電平使得施4導通，隨著Vfb上升直到15 = 14。這時，Ii = (I3-1iq+Iii)/2以及I2= (I3+I1Q-1n)/2，類似之前推導易得正遲滯閾值點，即當輸入信號VrefA小增加到高時，輸出信號VPWMi從高電平轉為低電平的工作點:Vt+= vgs2’| — |vgsl’ I，故上門限電壓Vh = Vref-VgS2，I + I Vgsl，I，其中Vgsl，、Vgs2，分別為此時M1、M2的柵源電壓。通過調整Mn寬長比即可調整正遲滯閾值點Vt+的大小從而改變上門限電壓VH。當Vfb繼續增大，M5進入線性區，輸出低電平。
[0016]本發明的特點及內容已揭示如上，本發明的保護范圍應包含所有單電感多輸出開關電源變換器次環采用本發明遲滯比較器來提高瞬態響應的控制，本領域的技術人員可能基于本發明的說明而做種種不背離發明精神的替換和修改，均應在本發明的保護范圍之OO
【主權項】
1.一種單電感多輸出開關電源變換器的次環控制系統，單電感多輸出電源變換器包括功率級電路和控制級電路，功率級電路設有N個輸出支路，分別輸出電壓Vcli (? = 1，2，...η)，Ν個輸出支路共用一個電感L分時工作，控制級電路包括輸出電壓采樣反饋網絡、主環控制系統和次環控制系統，主環控制系統采用共模峰值電流模式，決定電感L的充電時間，次環控制系統采用差模電壓模式，決定電感電流在N個輸出支路中的分配，輸出電壓采樣反饋網絡的輸入信號分別為N個支路的輸出電壓Voi (? = 1，2，...η)，輸出電壓米樣反饋網絡的輸出為共模電壓V?和η-1個差模電壓Vfbl (? = 1,2,...η-1),共模電壓V?通過包括主環誤差放大器、主環斜坡補償電路、主環比較器、RS觸發器以及驅動和死區控制電路構成的主環控制系統，產生主級開關占空比信號DO，控制開關電源變換器中主級功率開關管SpO、SnO的通斷；n-1個差模電壓Vfbl(i = l，2，…n-1)通過包括次環誤差放大器、次環PffM比較器、次級開關占空比時序控制電路和次級開關驅動電路構成的次環控制系統，產生η個次級開關占空比信號Di(i = I，2，...]!)，分別控制各輸出支路中次級功率開關管Sni(i = l，2，…η)的通斷； 其特征在于:在次環控制系統中，各次環控制支路中采用內部設有上門限電壓Vh和下門限電壓Vl的遲滯比較器i (i = I，2，…n-1)取代傳統次環誤差放大器和次環PffM比較器，各次環控制支路遲滯比較器的輸入分別為η-1個差模電壓Vfbl(i = l，2，…n-1)，遲滯比較器i(i= 1,2,...η-1)的輸出分別為占空比控制信號PffM i(i = I，2，...η_1)與次級開關占空比時序控制電路輸入端連接，將Vfbl(i = l，2，…η-1)分別與上門限電壓Vh和下門限電壓Vl進行比較，當Vfbi(i = I，2，…η-1)低于下門限電壓Vl時，占空比控制信號PWM i(i = I，2，…n_l)為高電平，相應輸出支路中的次級功率開關管打開；當Vfbl(i = l，2，…η-1)高于上門限電壓Vh時，占空比控制信號PWM i (i = I，2，…η-1)為低電平，相應輸出支路中的次級功率開關管關斷，從而實現通過遲滯比較器快速調節次級占空比信號。2.根據權利要求1所述的單電感多輸出開關電源變換器的次環控制系統，其特征在于:所述各控制支路的遲滯比較器結構相同，包括六個PMOS管MhM^MhMhMdPM12以及八個NMOS管的柵極連接參考電壓Vref，PM0S管M2的柵極連接差模電壓Vfbi(i = 1,2,...η-1)，PMOS管沁的源極與PMOS管M2的源極互連并連接PMOS管M3的漏極，PMOS管M3的柵極連接外供偏置Vbl，PM0S管M4的柵極與?103管施的柵極互連并連接PMOS管M4的漏極和匪OS管M6的漏極，？103管此的漏極連接NMOS管M7的漏極以及PMOS管M12的柵極和匪OS管M13的柵極，匪OS管M6的柵極與匪OS管M7的柵極互連并連接外供偏置Vb2，NM0S管M6的源極與PMOS管M2的漏極、NMOS管M8的漏極以及NMOS管Miq的漏極連接在一起，NMOS管M7的源極與?103管沁的漏極、匪OS管M9的漏極以及匪03管見4的漏極連接在一起，匪03管施4的源極連接匪OS管Mn的漏極，NMOS管M8、M9、M1Q、Mn的柵極連接在一起并連接外供偏置Vb3，PM0S管M3、M4、M5、M12的源極連接在一起并連接VDD，PM0S管M12的漏極與匪OS管M13的漏極、匪03管沁4的柵極連接在一起，作為輸出端輸出占空比控制信號PWMi (i = l,2,..-n-1)，NM0S管M13的源極與NMOS管M8、M9、M1Q、Mn的源極連接在一起并接地;下門限電壓Vl = Vref-Vt-，上門限電壓Vh= Vref-Vt+, Vref為為遲滯比較器電路輸入的參考電壓，Vt-為遲滯比較器電路的負遲滯閾值點，即當遲滯比較器的輸入信號Vfbi (i = I，2，…η-1)從高減到低時，其輸出信號PffMi (i = I，2，...η-1)從低電平轉為高電平的工作點，Vt-= I Vgs21-| Vgsl I，|Vgsl|、I Vgs2|分別為電路在負遲滯閾值點Vt-時，？103管沁、M2的柵源電壓，Vt+為遲滯比較器電路的正遲滯閾值點，即當遲滯比較器的輸入信號Vfbi(i = I，2，…η-1)從低增加到高時，其輸出信號PWMi(i = I，2，…η-I)從高電平轉為低電平的工作點，vt+= |vgs2，|-|vgsl，I, I Vgsr 1、|vgs2，I分別為電路在正遲滯閾值點Vt+時，？103管沁、M2的柵源電壓。
【文檔編號】H02M3/158GK105846678SQ201610179549
【公開日】2016年8月10日
【申請日】2016年3月25日
【發明人】祝靖, 薛尚嶸, 張玉浩, 陸揚揚, 卜愛國, 孫偉鋒, 陸生禮, 時龍興
【申請人】東南大學