專利名稱：多重rc觸發電源鉗位esd保護電路的制作方法
技術領域：
本發明涉及集成電路芯片靜電放電(ESD, Electronic StaticDischarge)保護技術領域，具體涉及一種多重RC觸發電源鉗位ESD保護電路。
背景技術：
集成電路芯片的靜電防護設計是保證芯片能夠正常工作的必備條件之一，芯片若是沒有一套有效的防靜電沖擊機制，那么，在其能夠發揮效用之前就很有可能因靜電擊穿而失效。芯片在生產、運輸、測試以及使用過程中，要面臨很多來自機械設備、人體或者是其它電子設備帶來的靜電沖擊，因此,靜電沖擊本身也有不同的發生機理和模式。總體來看，靜電沖擊具有時間短、形成的瞬時電壓和電流大等特點，對芯片內部的邏輯電路具有很強的潛在殺傷力。所以，芯片設計者需要為芯片設計一個有效的防靜電沖擊機制，在ESD沖擊發生時，能夠把沖擊帶來的靜電電荷泄放掉，保證內部功能電路的正常工作。集成電路芯片的ESD保護研究涉及的范圍廣，需要考慮的因素眾多。具體來看，可以從器件級別來優化沖擊泄放器件在沖擊來臨時的泄放能力；可以從電路級別來設計一個有效的觸發機制，讓沖擊泄放器件在沖擊來臨時及時打開，在正常上電時保持關斷；還可以從電路版圖級別來解決沖擊泄放器件面臨沖擊時不同單元開啟不一致的問題。ESD防護方案的以上三個方面相輔相成，優秀的ESD防護方案都力圖在防護性能和防護成本之間找到一個最好的折中點。有效的觸發機制可以通過設計電源鉗位電路來實現；有效的觸發機制是指1、ESD沖擊來臨時，泄放晶體管開啟時間足夠長，能夠把靜電電荷完全泄放掉。2、正常上電時，泄放晶體管關閉得足夠好，避免不必要的漏電。3、鉗位電路自身占據芯片的面積要適當，保證保護策略自身帶來的成本盡可能小。現有技術中的一種電源鉗位ESD保護電路如圖1中所示，這種電源鉗位ESD保護電路采用了把泄放晶體管(Mbig)的開啟通路和關斷通路分開的設計思想。如此一來，泄放晶體管在沖擊來臨時的開啟時間主要由泄放晶體管關斷通路的時間延遲來決定，這樣就給了 ESD沖擊探測電容(Rl)和電阻(Cl)做小的空間，在Rl和Cl做小之后，電路版圖的面積自然能夠得到減小，同時防止保護電路被快速上電電壓誤觸發的能力也得到了加強；并且即便泄放晶體管被一個快速上電電壓誤觸發，保護電路也會在關斷通路一定的時間延遲之后脫離誤觸發狀態，可以有效避免類閂鎖問題。泄放晶體管的開啟時間由泄放晶體管關斷通路的等效RC延遲來決定，當ESD沖擊來臨時，泄放晶體管開啟時間越長，對保護自身的可靠性越好。上述電源鉗位ESD保護電路中，泄放晶體管關斷通路的電阻是用PMOS晶體管(Mp5，Mp6)來實現，在集成電路工藝中，用有源器件來充當的電阻通常很難實現比較大的電阻值。因此，泄放晶體管關斷通路的兩級RC結構要想達到與ESD沖擊探測電阻電容結構同樣大小的等效時間常數，需要把電容C2和C3做得非常大，較大的無源器件使得保護電路的版圖面積大大增加，因此，上述電源鉗位ESD保護電路在一定程度上是有悖于設計可靠性的要求的。

發明內容
(一)要解決的技術問題本發明的目的在于提供一種多重RC觸發電源鉗位ESD保護電路，用于在ESD沖擊發生后，把沖擊帶來的靜電電荷泄放掉；進一步的，本發明還解決了如何在合理的版圖面積下有效的延長泄放晶體管在ESD沖擊下的開啟時間，并保證保護電路在正常上電時漏電很小的問題。(二)技術方案本發明技術方案如下一種多重RC觸發電源鉗位ESD保護電路，包括ESD沖擊探測單元以及分別與其連接的泄放晶體管開啟通路和泄放晶體管關斷通路，所述泄放晶體管開啟通路以及泄放晶體管關斷通路分別與泄放晶體管連接；所述ESD沖擊探測單元，用于探測是否有靜電脈沖接入該電路；若有，則發送響應信號至所述泄放晶體管開啟通路；所述泄放晶體管開啟通路，用于根據所述響應信號開啟泄放晶體管；所述泄放晶體管關斷通路，用于在ESD沖擊下，為泄放晶體管提供足夠的開啟時間，然后關斷泄放晶體管；所述泄放晶體管，用于泄放所述靜電脈沖帶來的靜電電荷。優選的，所述ESD沖擊探測單元包括電容Cl以及電阻Rl ;所述電容Cl上極板與電路電源管腳VDD連接，下極板與所述電阻Rl —端連接，所述電阻Rl另一端接地。優選的，所述泄放晶體管為NMOS晶體管Mbig，所述NMOS晶體管Mbig柵極分別與所述泄放晶體管開啟通路以及泄放晶體管關斷通路連接，源極接地，漏極與電路電源管腳VDD連接。優選的，所述泄放晶體管開啟通路包括PMOS晶體管Mp2、Mp3以及NMOS晶體管Mn2 ;所述PMOS晶體管Mp2的柵極分別與所述電容Cl的下極板、泄放晶體管關斷通路以及NMOS晶體管Mn2柵極連接，源極與電路電源管腳VDD連接，漏極分別與所述PMOS晶體管Mp3柵極以及NMOS晶體管Mn2漏極連接；所述PMOS晶體管Mp3源極與電路電源管腳VDD連接，漏極分別與所述NMOS晶體管Mbig柵極以及泄放晶體管關斷通路連接；所述NMOS晶體管Mn2源極接地。優選的，所述泄放晶體管關斷通路包括PMOS晶體管Mp4、Mp5、Mp6，NMOS晶體管Mn3、Mn4，電容C2、C3，第一電流鏡單元以及第二電流鏡單元；所述PMOS晶體管Mp4柵極分別與所述PMOS晶體管Mp5漏極、電容C2上極板、NMOS晶體管Mn4柵極以及第一電流鏡單元連接，源極與電路電源管腳VDD連接，漏極分別與所述PMOS晶體管Mp6柵極以及NMOS晶體管Mn4漏極連接；所述PMOS晶體管Mp5柵極與所述電容Cl下極板連接，源極與電路電源管腳VDD連接；所述PMOS晶體管Mp6源極與電路電源管腳VDD連接，漏極分別與所述NMOS晶體管Mn3柵極、電容C3上極板以及第二電流鏡單元連接；所述NMOS晶體管Mn3源極接地，漏極與所述NMOS晶體管Mbig柵極連接；所述NMOS晶體管Mn4源極接地。優選的，所述第一電流鏡單元包括NMOS晶體管Manl、Man2 ;所述NMOS晶體管Manl柵極分別與所述電容C2下極板、NMOS晶體管Manl漏極以及NMOS晶體管Man2柵極連接，源極接地；所述NMOS晶體管Man2源極接地，漏極與所述電容C2的上極板連接；所述第二電流鏡單元包括匪OS晶體管Mbnl、Mbn2 ;所述NMOS晶體管Mbnl柵極分別與所述電容C3下極板、NMOS晶體管Mbnl漏極以及NMOS晶體管Mbn2柵極連接，源極接地；所述NMOS晶體管Mbn2源極接地，漏極與所述電容C3的上極板連接。(三)有益效果本發明的一種多重RC觸發電源鉗位ESD保護電路，通過ESD沖擊探測單元探測靜電脈沖的接入并發送響應信號至泄放晶體管開啟通路，泄放晶體管將沖擊帶來的靜電電荷釋放完畢后由泄放晶體管關斷通路關斷，并保證正常上電時漏電很小；進一步的，本發明利用CR結構代替RC+反相器結構作為ESD沖擊探測單元，一方面簡化了電路結構，另一方面也在一定程度上延長了泄放晶體管開啟時間；更進一步的，本發明通過對泄放晶體管關斷通路的無源電容使用電流鏡單元，更加有效的延長了泄放晶體管的開啟時間；因此，本發明能夠在合理的版圖面積下有效的延長泄放晶體管在ESD沖擊下的開啟時間，并保證保護電路在正常上電時漏電很小。


圖1是現有技術中一種電源鉗位ESD保護電路結構示意圖；圖2是本發明的一種多重RC觸發電源鉗位ESD保護電路結構示意圖；圖3是在同一個ESD沖擊下，圖1中CR結構和圖2中RC+反相器結構輸出電壓隨時間變化示意圖；圖4是在同一個ESD沖擊下，圖1中泄放晶體管柵壓和圖2中泄放晶體管柵壓隨時間變化示意圖；圖5是在同一個正常上電電壓下，圖1中泄放晶體管柵壓和圖2中泄放晶體管柵壓隨時間變化示意圖。
具體實施例方式下面結合附圖和實施例，對發明的具體實施方式
做進一步描述。以下實施例僅用于說明本發明，但不用來限制本發明的范圍。如圖2所示的一種多重RC觸發電源鉗位ESD保護電路，包括ESD沖擊探測單元以及分別與其連接的泄放晶體管開啟通路和泄放晶體管關斷通路，泄放晶體管開啟通路以及泄放晶體管關斷通路分別與泄放晶體管連接；ESD沖擊探測單元，用于探測是否有靜電脈沖接入該電路，即探測加在電源線和地線之間的沖擊是否為ESD沖擊；如果是ESD沖擊，則發送響應信號至泄放晶體管開啟通路；如果是正常上電，則不打開泄放晶體管；泄放晶體管開啟通路，用于在ESD沖擊來臨時，根據ESD沖擊探測單元發送的響應信號送出一個高電壓信號，開啟泄放晶體管；泄放晶體管關斷通路，用于在ESD沖擊下，為泄放晶體管提供足夠的開啟時間，然后關斷泄放晶體管；即在ESD沖擊來臨時，泄放晶體管打開后，等到ESD沖擊探測單元的CR時間常數帶來的延遲過去之后，再提供一定的時間延遲來確保泄放晶體管的開啟時間足夠長；在泄放靜電電荷完全之后把泄放晶體管關斷；
泄放晶體管，用于在ESD沖擊來臨時，迅速進入低阻狀態，泄放ESD沖擊帶來的靜電電荷。其中，ESD沖擊探測單元包括電容Cl以及電阻Rl ;電容Cl上極板與電路電源管腳VDD連接，下極板與電阻Rl —端連接，電阻Rl另一端接地；使用CR結構代替現有技術中的RC+反相器結構作為ESD沖擊探測單元帶來最直觀的變化就是保護電路本身減少了一級反相器的結構，使得本發明之于圖1所示結構更加簡化，在很大程度上使得電路更加簡潔 ’另夕卜，這樣的改進也能夠在一定程度上延長了泄放晶體管的開啟時間。其中，泄放晶體管為NMOS晶體管Mbig，NMOS晶體管Mbig柵極分別與泄放晶體管開啟通路以及泄放晶體管關斷通路連接，源極接地，漏極與電路電源管腳VDD連接。其中，泄放晶體管開啟通路包括PMOS晶體管Mp2、Mp3以及NMOS晶體管Mn2 ；PM0S 晶體管Mp2的柵極分別與電容Cl的下極板、泄放晶體管關斷通路以及NMOS晶體管Mn2柵極連接，源極與電路電源管腳VDD連接，漏極分別與PMOS晶體管Mp3柵極以及NMOS晶體管Mn2漏極連接；PM0S晶體管Mp3源極與電路電源管腳VDD連接，漏極分別與NMOS晶體管Mbig柵極以及泄放晶體管關斷通路連接；NM0S晶體管Mn2源極接地。其中，泄放晶體管關斷通路包括PMOS晶體管Mp4、Mp5、Mp6，NMOS晶體管Mn3、Mn4，電容C2、C3，第一電流鏡單元以及第二電流鏡單元；PM0S晶體管Mp4柵極分別與PMOS晶體管Mp5漏極、電容C2上極板、NMOS晶體管Mn4柵極以及第一電流鏡單元連接，源極與電路電源管腳VDD連接，漏極分別與PMOS晶體管Mp6柵極以及NMOS晶體管Mn4漏極連接；PM0S晶體管Mp5柵極與電容Cl下極板連接，源極與電路電源管腳VDD連接；PM0S晶體管Mp6源極與電路電源管腳VDD連接，漏極分別與NMOS晶體管Mn3柵極、電容C3上極板以及第二電流鏡單元連接；NM0S晶體管Mn3源極接地，漏極與NMOS晶體管Mbig柵極連接；NM0S晶體管Mn4源極接地；通過對泄放晶體管關斷通路的電容使用了電流鏡即加入額外的有源器件來等效的把無源器件電容做大，這樣一方面可以用較小的版圖面積來得到等效的較大無源器件，另一方面，可以延長泄放晶體管的開啟時間。其中，第一電流鏡單元包括NMOS晶體管Manl、Man2 ；NM0S晶體管Manl柵極分別與電容C2下極板、NMOS晶體管Manl漏極以及NMOS晶體管Man2柵極連接，源極接地；NM0S晶體管Man2源極接地，漏極與電容C2的上極板連接；第二電流鏡單元包括NMOS晶體管Mbnl、Mbn2 ；NM0S晶體管Mbnl柵極分別與電容C3下極板、NMOS晶體管Mbnl漏極以及NMOS晶體管Mbn2柵極連接，源極接地；NM0S晶體管Mbn2源極接地，漏極與電容C3的上極板連接。從上述實施例可以看出，本發明的一種多重RC觸發電源鉗位ESD保護電路相對于如圖1所示的現有技術中電源鉗位ESD保護電路的主要改進點之一在于用CR結構來代替RC+反相器結構來作為ESD沖擊探測單元；這樣的改進帶來最直觀的變化就是保護電路本身減少了一級反相器的結構，使得本發明之于現有技術中的保護電路結構更加簡化。圖3中所不為CR結構以及RC+反相器結構在同一個ESD沖擊之下,輸出電壓隨時間的變化曲線圖。其中，實線所示Vkc為RC+反相器結構在ESD沖擊下的輸出，虛線所示Vck為CR結構在ESD沖擊下的輸出。從圖中可以看到在兩條曲線電壓都拉高之后，CR結構輸出電壓被拉低的速率明顯要慢于RC+反相器結構。理論上，反相器的直流傳輸特性的斜率的絕對值是無窮大的，而CR結構輸出電壓的變化速率取決于CR自身時間常數的大小；雖然CR結構電壓被拉低的速率比RC+反相器結構要慢，但是由于CR結構在ESD沖擊下輸出電壓的最大值不及RC+反相器結構，所以圖中兩條曲線有一個交點，定義交點的坐標為( ；，ν。)；在ESD沖擊下，ESD沖擊探測單元的輸出電壓值減小到一定程度時，泄放晶體管關斷通路開始啟動，定義泄放晶體管關斷通路啟動的臨界電壓為Vtjff ；Voff的大小與泄放晶體管關斷通路等效延遲時間常數RMp5*CC2以及RMp6*CC3正相關。如果L/V。，在同樣的ESD沖擊下，CR結構輸出電壓達到泄放晶體管關斷通路開啟的臨界電壓時間就比RC+反相器結構長，這樣第一點改進不僅使整個保護結構得到簡化，而且還利于泄放晶體管開啟時間的延長。如果VtjffWe,在同樣的ESD沖擊下，CR結構輸出電壓達到泄放晶體管關斷通路開啟的臨界電壓所需時間就比RC+反相器結構短，如此，第一點改進在一定程度上會縮短泄放晶體管的開啟時間，這是有悖于保護可靠性的要求的。為了確保條件 成立，本發明的一種多重RC觸發電源鉗位ESD保護電路相對于如圖1所示的現有技術中電源鉗位ESD保護電路的主要改進點之二在于對泄放晶體
管關斷通路的電容使用了電流鏡單元；如果把無源電容和電流鏡單元看成一個等效電容結構，那么等效電容結構的總電流大小就是無源電容電流大小的電流鏡單元復制倍數加I倍，如此一來，等效電容結構的等效電容值就會比無源電容增大數倍。在泄放晶體管關斷通路中引入電流鏡單元，一方面實現了用較小版圖面積來獲取較大等效延遲的效果，這本身有利于泄放晶體管在ESD沖擊下開啟時間的延長；另一方面，泄放晶體管關斷通路的等效延遲增大之后，可以確保Vtjff〈V。，這樣第一點改進增加泄放晶體管開啟時間的效果也可以得到保證。如圖4中所示，其中，Vref代表現有技術中保護電路在ESD沖擊下，泄放晶體管柵壓隨時間的變化，Vp代表本發明的保護電路在ESD沖擊下，泄放晶體管柵壓隨時間的變化；從圖中可以看出，通過第一點改進以及第二點改進效果的相互加強，Vp保持為高電平的時間比Vm的兩倍還多。如圖5中所示，其中，VMf代表現有技術中保護電路在正常上電時，泄放晶體管柵壓隨時間的變化，Vp代表圖2所示電路在正常上電時，泄放晶體管柵壓隨時間的變化；從圖中可以看出，本發明的保護電路不僅有效的延長了 ESD沖擊下泄放晶體管的開啟時間，而且減小了正常上電時泄放晶體管的漏電。綜上所述，本發明的一種多重RC觸發電源鉗位ESD保護電路不僅能夠在合理的版圖面積下有效的延長泄放晶體管在ESD沖擊下的開啟時間，而且能夠保證保護電路在正常上電時漏電很小，為保證集成電路芯片的正常工作提供了有力的技術支持。以上實施方式僅用于說明本發明，而并非對本發明的限制，有關技術領域的普通技術人員，在不脫離本發明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術方案也屬于本發明的保護范疇。
權利要求
1.一種多重RC觸發電源鉗位ESD保護電路，其特征在于，包括ESD沖擊探測單元以及分別與其連接的泄放晶體管開啟通路和泄放晶體管關斷通路，所述泄放晶體管開啟通路以及泄放晶體管關斷通路分別與泄放晶體管連接；所述ESD沖擊探測單元，用于探測是否有靜電脈沖接入該電路；若有，則發送響應信號至所述泄放晶體管開啟通路；所述泄放晶體管開啟通路，用于根據所述響應信號開啟泄放晶體管；所述泄放晶體管關斷通路，用于在ESD沖擊下，為泄放晶體管提供足夠的開啟時間，然后關斷泄放晶體管；所述泄放晶體管，用于泄放所述靜電脈沖帶來的靜電電荷。
2.根據權利要求1所述的保護電路，其特征在于，所述ESD沖擊探測單元包括電容Cl 以及電阻Rl ;所述電容Cl上極板與電路電源管腳VDD連接，下極板與所述電阻Rl —端連接，所述電阻Rl另一端接地。
3.根據權利要求2所述的保護電路，其特征在于，所述泄放晶體管為NMOS晶體管 Mbig，所述NMOS晶體管Mbig柵極分別與所述泄放晶體管開啟通路以及泄放晶體管關斷通路連接，源極接地，漏極與電路電源管腳VDD連接。
4.根據權利要求3所述的保護電路，其特征在于，所述泄放晶體管開啟通路包括PMOS 晶體管Mp2、Mp3以及NMOS晶體管Mn2 ;所述PMOS晶體管Mp2的柵極分別與所述電容Cl的下極板、泄放晶體管關斷通路以及NMOS晶體管Mn2柵極連接，源極與電路電源管腳VDD連接，漏極分別與所述PMOS晶體管Mp3柵極以及NMOS晶體管Mn2漏極連接；所述PMOS晶體管Mp3源極與電路電源管腳VDD連接，漏極分別與所述NMOS晶體管Mbig柵極以及泄放晶體管關斷通路連接；所述NMOS晶體管Mn2源極接地。
5.根據權利要求4所述的保護電路，其特征在于，所述泄放晶體管關斷通路包括PMOS 晶體管Mp4、Mp5、Mp6，NMOS晶體管Mn3、Mn4，電容C2、C3，第一電流鏡單元以及第二電流鏡單元；所述PMOS晶體管Mp4柵極分別與所述PMOS晶體管Mp5漏極、電容C2上極板、NMOS 晶體管Mn4柵極以及第一電流鏡單元連接，源極與電路電源管腳VDD連接，漏極分別與所述 PMOS晶體管Mp6柵極以及NMOS晶體管Mn4漏極連接；所述PMOS晶體管Mp5柵極與所述電容Cl下極板連接，源極與電路電源管腳VDD連接；所述PMOS晶體管Mp6源極與電路電源管腳VDD連接，漏極分別與所述NMOS晶體管Mn3柵極、電容C3上極板以及第二電流鏡單元連接；所述NMOS晶體管Mn3源極接地，漏極與所述NMOS晶體管Mbig柵極連接；所述NMOS晶體管Mn4源極接地。
6.根據權利要求5所述的保護電路，其特征在于，所述第一電流鏡單元包括NMOS晶體管Manl、Man2 ;所述NMOS晶體管Manl柵極分別與所述電容C2下極板、NMOS晶體管Manl漏極以及NMOS晶體管Man2柵極連接，源極接地；所述NMOS晶體管Man2源極接地，漏極與所述電容C2的上極板連接；所述第二電流鏡單元包括NMOS晶體管Mbnl、Mbn2 ;所述NMOS晶體管Mbnl柵極分別與所述電容C3下極板、NMOS晶體管Mbnl漏極以及NMOS晶體管Mbn2柵極連接，源極接地；所述NMOS晶體管Mbn2源極接地，漏極與所述電容C3的上極板連接。
全文摘要
本發明涉及集成電路芯片靜電放電保護技術領域，具體涉及一種多重RC觸發電源鉗位ESD保護電路。該電路通過ESD沖擊探測單元探測靜電脈沖的接入并發送響應信號至泄放晶體管開啟通路，泄放晶體管將沖擊帶來的靜電電荷釋放后由泄放晶體管關斷通路關斷，并保證正常上電時漏電很小；進一步的，利用CR結構代替RC+反相器結構作為ESD沖擊探測單元，簡化了電路結構，也在一定程度上延長了泄放晶體管開啟時間；更進一步的，通過對泄放晶體管關斷通路的無源電容使用電流鏡單元，更有效的延長了泄放晶體管的開啟時間；因此，本發明能夠在合理的版圖面積下有效的延長泄放晶體管在ESD沖擊下的開啟時間，并保證保護電路正常上電時漏電很小。
文檔編號H02H9/00GK103001200SQ201210545910
公開日2013年3月27日 申請日期2012年12月14日 優先權日2012年12月14日
發明者王源, 陸光易, 曹健, 劉琦, 賈嵩, 張興 申請人:北京大學