專利名稱：基于數字控制電位器技術的過流速斷保護電路的制作方法
技術領域：
本實用新型涉及一種過流速斷保護電路，特別是基于數字控制電位器技術的過流速斷保護電路，其用于永磁機構控制器的過流速斷保護裝置。
背景技術：
中國專利文獻CN101783495A公開《通信總線防高壓侵入保護裝置及其保護方法》 (專利申請號200910045438. 0)，該裝置包括，殼體和設于殼體內的保護電路；殼體的一側壁上設有正常總線端，殼體的另一側壁上設有防高壓入侵的總線端接地端及指示燈Dl ； 保護電路包括顯示報警電路、防雷擊電路、過流速斷保護電路；顯示報警電路的兩端和防雷擊電路的兩端并接在放高壓侵入的總線兩端；過流速斷保護電路分別與防高壓入侵的總線兩端、正常總線端連接；該裝置串接在計算機與外部設備之間的總線中；當有220V高電壓侵入本裝置的總線端，有大電流流過，元器件使其溫度快速上升，會迅速進入高阻態，電流被迅速夾斷，該裝置自動顯示報警、切斷電源，保護了通信設備，還具有即時顯示報警和防雷電功能。該裝置的過流速斷保護電路包括入防止高壓侵速斷保護器R2、R3，瞬態抑制二極管T2、T3 ；防止高壓侵速斷保護器R2的端1、R3的端1分別與防高壓入侵的總線兩端連接，瞬態抑制二極管T2、T3的正端分別與正常總線的兩端、防止高壓侵速斷保護器R2、R3 的端2并接，瞬態抑制二極管T2、T3的負端相連。瞬態抑制二極管T2、T3的正端。防止高壓侵速斷保護器R2、R3采用高分子聚合物正系數溫度電阻。該裝置由于其結構所限，其保護效果并不太理想。據申請人所知，目前使用的過流速斷保護電路多數采用AD芯片采樣電路，其工作原理是將交流電流模擬信號轉換為數字信號，再經微處理器MCU處理，運用方均根、FFT、 DFT等算法計算每個采樣周期的電流幅值大小，并將計算出的電流幅值與過流速斷的設定的標準值進行對比，實現過流速斷保護功能。申請人在研究中發現，AD采集芯片采集完電流模擬信號至少需要半個周期(10ms)，否則計算出來的值是不準確的。然后還要通過一些算法計算這個周期的幅值大小，再進行過流速斷保護。由此可知，采用AD芯片采樣電路的永磁機構控制器的過流速斷保護響應時間必定大于10ms。過流速斷響應時間帶來的后果是可想而知的，應當盡量避免。因此，利用先進的數字控制電位器技術來改造現有的過流速斷保護電路，以提高永磁機構控制器的過流速斷保護裝置的性能，是當務之急。在電力線路發生過流速斷故障時，盡可能減小永磁機構控制器的響應時間，使永磁機構真空開關快速分閘， 從而達到快速保護的目的，減少因過流速斷故障造成的線路損失。這是永磁機構控制器的過流速斷保護裝置要解決的問題。
發明內容本實用新型目的是，針對現有技術存在的不足，進行改進，提出并研究一種基于數字控制電位器技術實現過流速斷保護電路。本實用新型的構想在于，利用先進的數字控制電位器技術，采用硬件電路，由其通過運用設定的標準值與測定值相互比較的方法實現快速過流速斷保護。[0006]本實用新型的技術解決方案是，包括整流電路、電位器電路、微處理器MCU三部分，整流電路與電位器電路配連，電位器電路與微處理器MCU配接，其特征在于，整流電路采用精密全波整流電路，電位器電路采用數字控制電位器模塊；精密全波整流電路采用二組全波整流電路，二組全波整流電路的輸出端分別接于數字控制電位器模塊的二個輸入端。其特征在于，全波整流電路由限幅單元電路、濾波單元電路、全波整流單元電路和射級跟隨器單元電路組成；限幅單元電路采用二只限幅二極管串連組成；濾波單元電路采用了無源一階濾波單元和無源二階濾波單元，無源一階濾波單元由電阻、電容相連組成，無源二階濾波單元采用由電阻配接電阻R6和電容構成的阻容濾波電路組成；全波整流單元電路由低功耗JFET輸入運算放大器與外圍元件輸入電阻、反饋電阻、反饋二極管組成；射級跟隨器單元電路由第一級JFET輸入運算放大器和第二級JFET輸入運算放大器組成；其中，限幅單元電路與無源一階濾波單元并接，無源一階濾波單元的輸出接第一級JFET輸入運算放大器的輸入端，第一級JFET輸入運算放大器的輸出通過輸入電阻分別配接低功耗 JFET輸入運算放大器的二個放大器，低功耗JFET輸入運算放大器的輸出端接無源二階濾波單元，無源二階濾波單元的輸出端接第二級JFET輸入運算放大器，第二級JFET輸入運算放大器的輸出端接數字控制電位器模塊。其特征在于，數字控制電位器模塊由數字控制電位器和低功耗雙電壓比較器連接組成。其特征在于，數字控制電位器采用一片X9C103芯片，低功耗雙電壓比較器采用一片LM193A芯片。其特征在于，微處理器MCU采用超低功耗ATmega644微處理器。本實用新型的工作過程首先，通過微處理器MCU設定過流速斷電流保護定值，再將過流速斷電流保護定值轉換為數字控制電位器X9C103輸出的基準比較電壓Ukef，將Ukef作為電壓比較器LM193A 的比較參考電壓。2路電流模擬信號經精密全波整流電路所采用的二組全波整流電路處理后，輸出直流電平信號Uadi和U ^2給電壓比較器LM193A，電壓比較器LM193A將Uadi (U 與Ukef進行實時比較，當Uadi (^1)2)>隊@時，電壓比較器01193々立即產生中斷信號INTO (INTl)給微處理器MCU，微處理器MCU立即執行過流速斷保護任務。本實用新型的優點與效果是，提出的過流速斷保護電路結構簡單，能為節省高速 AD采集芯片創造條件，也不需要采用復雜的計算算法，同時降低了對微處理器MCU的運算速度的要求，使用普通的微處理器MCU就可以滿足該過流速斷保護電路的要求，從而會大大降低了永磁機構控制器的成本。該過流速斷保護電路采用電壓比較器硬件電路進行比較的方法，簡化了過流速斷保護控制過程，使過流速斷保護響應時間更快，控制過程更加穩定。本實用新型的創新點是將數字控制電位器技術應用于過流速斷保護電路，采用數字控制電位器技術應用于過流速斷保護電路產生的效果是，電路結構簡單、過流速斷保護響應時間快(響應時間小于5ms)，控制過程穩定、抗干擾能力強、制作成本低。

[0015]圖1、本實用新型的電路原理結構框圖；圖2、本實用新型的數字控制電位器模塊電路圖；圖3、圖2所示電路中的U·大于Ukef時電壓比較器中斷信號INTO輸出的電壓波形圖；圖4、本實用新型電路設計原理圖。
具體實施方式
下面，根據附圖對本實用新型的實施例進行詳細說明。如圖1、圖2、圖3、圖4所示，本實用新型包括精密全波整流電路、數字控制電位器模塊、MCU三部分。精密全波整流電路與數字控制電位器模塊配連，數字控制電位器模塊與微處理器MCU配接。精密全波整流電路采用二組全波整流電路，二組全波整流電路的輸出端分別接于數字控制電位器模塊的二個輸入端；全波整流電路由限幅單元電路、濾波單元電路、全波整流單元電路和射級跟隨器單元電路組成。其中一個全波整流電路的組成是限幅單元電路采用二只限幅二極管DP1、DP2串連組成；濾波單元電路采用了無源一階濾波單元和無源二階濾波單元，無源一階濾波單元由電阻R1、電容Cl相連組成，無源二階濾波單元采用由電阻R5配接電阻R6和電容C2、C3構成的阻容濾波電路組成；全波整流單元電路由低功耗JFET輸入運算放大器U1B、UlC與外圍元件輸入電阻R2、R3、反饋電阻R4、反饋二極管Dl組成；射級跟隨器單元電路由第一級 JFET輸入運算放大器UlA和第二級JFET輸入運算放大器UlD組成；其中，限幅單元電路與無源一階濾波單元并接，無源一階濾波單元的輸出接第一級JFET輸入運算放大器UlA的輸入端，第一級JFET輸入運算放大器UlA的輸出通過輸入電阻R2、R3分別配接低功耗JFET 輸入運算放大器的二個放大器U1B、U1C，低功耗JFET輸入運算放大器的UlB輸出端接無源二階濾波單元，無源二階濾波單元的輸出端接第二級JFET輸入運算放大器U1D，第二級 JFET輸入運算放大器的輸出端接數字控制電位器模塊。另外一個全波整流電路的組成是限幅單元電路采用二只限幅二極管DP3、DP4串連組成；濾波單元電路采用了無源一階濾波單元和無源二階濾波單元，無源一階濾波單元由電阻R7、電容C6相連組成，電容C6接地；無源二階濾波單元采用由電阻Rll配接電阻 R12和電容C7、C8構成的阻容濾波電路組成；全波整流單元電路由低功耗JFET輸入運算放大器U2B、U2C與外圍元件輸入電阻R8、R9、反饋電阻R10、反饋二極管D2組成；射級跟隨器單元電路由第一級JFET輸入運算放大器U2A和第二級JFET輸入運算放大器U2D組成；其中，限幅單元電路與無源一階濾波單元并接，無源一階濾波單元的輸出接第一級JFET輸入運算放大器U2A的輸入端，第一級JFET輸入運算放大器U2A的輸出通過輸入電阻R8、R9分別配接低功耗JFET輸入運算放大器的二個放大器U2B、U2C，低功耗JFET輸入運算放大器的U2B輸出端接無源二階濾波單元，無源二階濾波單元的輸出端接第二級JFET輸入運算放大器U2D，第二級JFET輸入運算放大器的輸出端接數字控制電位器模塊。數字控制電位器模塊由數字控制電位器和低功耗雙電壓比較器連接組成。其中數字控制電位器由集成電路芯片U3和外圍元件電阻R13、R14、電容C12、C13、C14 組成。集成電路芯片U3的1腳接微處理器MCU的輸入INTO、電阻R13 —端、電容C12 —端，集成電路芯片U3的2腳接U3的6腳、低功耗雙電壓比較器的5腳、電容C14 一端，集成電路芯片U3的3腳為集成電路芯片U3的一輸入端，與精密全波整流電路的第二級JFET輸入運算放大器UlD的輸出端相接；集成電路芯片U3的4腳接地，集成電路芯片U3的5腳為集成電路芯片U3的另一輸入端，與精密全波整流電路的第二級JFET輸入運算放大器U2D的輸出端相接；集成電路芯片U3的6腳接電容C14 一端，集成電路芯片U3的7腳接電容C13 另一端、電阻R14 —端、通過微處理器MCU的輸入INTl，集成電路芯片U3的8腳接電源+5V。 集成電路芯片U3采用LM193A芯片。LM193A芯片作為電壓比較器。低功耗雙電壓比較器由集成電路芯片U2和電容Cll組成。集成電路芯片U2的1 腳、2腳、7腳分別接于微處理器MCU的相應端口 PD4、PD6，PD7，集成電路芯片U2的3腳接電源+5V、電容Cl 1的一端，電容Cl 1的另一端接地，集成電路芯片U2的6腳接地，集成電路芯片U2的8腳接電源+5V.集成電路芯片U2采用X9C103芯片。X9C103芯片作為數字可調電位器。數字控制電位器模塊中，Uadi和Uad2是第1路和第2路電流模擬信號經過精密全波整流電路處理后轉換而成的電壓信號。電阻R13和X9C103等效電路組成分壓電路。X9C103 等效電路相當于數字可調電位器。通過微處理器MCU設定X9C103等效電路的電阻值，就可以改變基準電壓Ukef的幅值，將Ukef設定為過流速斷基準比較電壓，通過電壓比較器LM193A 將Uadi和Um2與Ukef進行實時比較，當U· (Uad2) > Ueef時，電壓比較器LM193A立即產生中斷信號INTO或者INTl。微處理器MCU采用超低功耗ATmega644微處理器。本實用新型中微處理器MCU設定過流速斷基準比較電壓Uref的設置方法將數字控制電位器的檔位設置為η檔時，基準電源電壓為V。則每一檔的電壓步進 P=V/n。采用電流標準源輸入標準電流la。當第1 (2)路電流模擬信號輸入標準過流速斷的電流后，經精密全波整流電路輸出的第1 (或第2)路電壓信號^111 (或Uad2)到電壓比較器的輸入端，數字控制電位器按照從高到低的順序逐次的向下步進。當步進到某個點t時， 電壓比較器發出中斷信號INTO(或者INT1)。微處理器MCU檢測到中斷信號，微處理器MCU 記下該步進值t。則標準電流Ia和過流速斷基準比較電壓REF系數先的關系公式如下
權利要求1.基于數字控制電位器技術的過流速斷保護電路，包括整流電路、電位器電路、微處理器MCU三部分，整流電路與電位器電路配連，電位器電路與微處理器MCU配接，其特征在于， 整流電路采用精密全波整流電路，電位器電路采用數字控制電位器模塊；精密全波整流電路采用二組全波整流電路，二組全波整流電路的輸出端分別接于數字控制電位器模塊的二個輸入端。
2.根據權利要求1所述的基于數字控制電位器技術的過流速斷保護電路，全波整流電路由限幅單元電路、濾波單元電路、全波整流單元電路和射級跟隨器單元電路組成；限幅單元電路采用二只限幅二極管串連組成；濾波單元電路采用了無源一階濾波單元和無源二階濾波單元，無源一階濾波單元由電阻、電容相連組成，無源二階濾波單元采用由電阻配接電阻R6和電容構成的阻容濾波電路組成；全波整流單元電路由低功耗JFET輸入運算放大器與外圍元件輸入電阻、反饋電阻、反饋二極管組成；射級跟隨器單元電路由第一級JFET輸入運算放大器和第二級JFET輸入運算放大器組成；其中，限幅單元電路與無源一階濾波單元并接，無源一階濾波單元的輸出接第一級JFET輸入運算放大器的輸入端，第一級JFET輸入運算放大器的輸出通過輸入電阻分別配接低功耗JFET輸入運算放大器的二個放大器， 低功耗JFET輸入運算放大器的輸出端接無源二階濾波單元，無源二階濾波單元的輸出端接第二級JFET輸入運算放大器，第二級JFET輸入運算放大器的輸出端接數字控制電位器模塊。
3.根據權利要求1所述的基于數字控制電位器技術的過流速斷保護電路，其特征在于，數字控制電位器模塊由數字控制電位器和低功耗雙電壓比較器連接組成。
4.根據權利要求1所述的基于數字控制電位器技術的過流速斷保護電路，其特征在于，數字控制電位器采用一片X9C103芯片，低功耗雙電壓比較器采用一片LM193A芯片。
5.根據權利要求1所述的基于數字控制電位器技術的過流速斷保護電路，其特征在于，微處理器MCU采用超低功耗ATmega644微處理器。
專利摘要本實用新型涉及基于數字控制電位器技術的過流速斷保護電路，其包括精密全波整流電路、數字控制電位器模塊、微處理器，精密全波整流電路與數字控制電位器模塊配連，數字控制電位器模塊與微處理器MCU配接，精密全波整流電路采用二組全波整流電路，二組全波整流電路的輸出分別接于數字控制電位器模塊的二個輸入端；數字控制電位器模塊由數字控制電位器和低功耗雙電壓比較器連接組成。優點與效果是，電路結構簡單，節省成本，不需要采用復雜的計算算法，同時降低了對微處理器MCU的運算速度的要求，簡化了過流速斷保護控制過程，使過流速斷保護響應時間更快，響應時間小于5ms，控制過程更加穩定。
文檔編號H02H7/125GK201985513SQ201120074688
公開日2011年9月21日 申請日期2011年3月21日 優先權日2011年3月21日
發明者羅湘煒, 賀曉紅, 馬斌 申請人:湖北網安科技有限公司