封裝結構及其中介板的制作方法
【專利摘要】一種封裝結構及其中介板，該中介板包括：一封裝層、以及嵌埋于該封裝層中并外露于該封裝層的多個導線體，以通過簡易的現有打線接合方式制作該導線體，故相比于現有硅中介板的制程，本實用新型的中介板能大幅降低制作成本。
【專利說明】
封裝結構及其中介板
技術領域
[0001]本實用新型有關一種封裝結構，尤其是關于一種應用打線技術的封裝結構及其中介板。
【背景技術】
[0002]目前應用于芯片封裝領域的技術繁多，例如芯片尺寸構裝(ChipScale Package，簡稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多芯片模組封裝(Mult1-Chip Module，簡稱MCM)等覆晶型態的封裝模組、或將芯片立體堆迭化整合為三維積體電路(3D IC)芯片堆迭技術等。
[0003]圖1A至圖1C為現有2.及/或3D半導體封裝件I的制法的剖面示意圖。
[0004]如圖1A所示，提供一硅基板10’，且形成多個穿孔10a于該硅基板10’上。
[0005]如圖1B所示，先形成絕緣材10b于該些穿孔10a的孔壁上，并填充金屬材于該些穿孔10a中，再形成一線路重布結構(Redistribut1n layer，簡稱RDL) 15于該娃基板10’上，以形成具有導電娃穿孔(Through-silicon via，簡稱TSV) 100的娃中介板(Si I iconinterposer)10。
[0006]如圖1C所示，將一半導體芯片11以其間距較小的電極墊110通過多個焊錫凸塊13采用覆晶方式電性結合該導電硅穿孔100，再以底膠12包覆該些焊錫凸塊13。接著，形成封裝膠體16于該硅中介板10上，以覆蓋該半導體芯片11。之后，于該線路重布結構15上通過多個焊球17電性結合一封裝基板18之間距較大的焊墊180，并以底膠14包覆該些焊球17。
[0007]然而，現有2.5D及/或3D半導體封裝件I的制法中，于制作該硅中介板10時，該導電硅穿孔100的制造方法需于該硅基板10’上挖孔(即通過曝光顯影蝕刻等圖案化制程而形成該些穿孔100a)及金屬填孔，致使整體制程的制作成本提高，且制作時間耗時(因前述步驟流程冗長，特別是蝕刻該硅基板10’以形成該些穿孔100a)，以致于最終產品的成本及價格難以降低。
[0008]此外，該導電硅穿孔100的端面寬度D極大，且該導電硅穿孔100的端面是作為外接點，故當該外接點的數量增加時，該導電硅穿孔100之間的間距需縮小，因而于回焊該焊錫凸塊13時，各該焊錫凸塊13之間容易發生橋接(bridge)問題。
[0009]因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。
【實用新型內容】
[0010]鑒于上述現有技術的種種缺失，本實用新型提供一種中介板，包括:一封裝層；以及多個導線體，其嵌埋于該封裝層中，且各具有外露于該封裝層的相對的球端與線端。
[0011 ]本實用新型還提供一種封裝結構，其包括:一封裝層;至少一電子元件，其嵌埋于該封裝層中；多個導線體，其嵌埋于該封裝層中，且各具有外露于該封裝層的相對的球端與線端；以及一線路層，其形成于該封裝層上并電性連接各該導線體。
[0012]前述的封裝結構中，該電子元件上設有多個位于該封裝層中并外露于該封裝層的導電元件。例如，該導電元件包含釘狀線與包覆該釘狀線的焊錫凸塊。
[0013]前述的封裝結構中，該線路層與該封裝層上設有另一電子元件。
[0014]前述的封裝結構中，還包括設于該線路層與該封裝層上的另一線路層、另一封裝層與另一電子元件，其中，該另一電子元件設于該線路層與該封裝層上，該另一封裝層設于該線路層與該封裝層上并包覆該另一電子元件，該另一線路層設于該另一封裝層上。
[0015]前述的封裝結構及中介板中，該導線體呈釘狀。
[0016]前述的封裝結構及中介板中，該導線體的線寬不大于300微米。
[0017]由上可知，本實用新型的封裝結構及其中介板中，通過該導線體作為導電路徑，其線寬可不大于300微米，因而使各該導線體之間的距離能縮小，故相比于現有技術受限于導電硅穿孔的規格，本實用新型的封裝結構及中介板能使各該接點之間的距離縮小，以增加接點密度，因而能縮小該封裝結構(及該中介板)的面積或體積，且能增加該電子元件的電性I/O密度。
[0018]此外，該導線體是以簡易的現有打線接合方式制作，故相比于現有硅中介板的制程，本實用新型的中介板能大幅降低成本及制造周期。
【附圖說明】
[0019]圖1A至圖1C為現有2.及/或3D半導體封裝件的制法的剖面示意圖；
[0020]圖2A至圖2D為本實用新型的中介板的制法的剖視示意圖；以及
[0021]圖3A至圖3F為本實用新型的封裝結構的制法的剖視示意圖；其中，圖3A’為圖3A的一種實施例的局部放大圖。
[0022]符號說明:
[0023]I半導體封裝件
[0024]10硅中介板
[0025]10，硅基板
[0026]100導電硅穿孔
[0027]10a穿孔
[0028]10b絕緣材
[0029]11半導體芯片
[0030]110,300電極墊
[0031]12,14底膠
[0032]13,31a焊錫凸塊
[0033]15線路重布結構
[0034]16封裝膠體
[0035]17,36焊球
[0036]18封裝基板
[0037]180焊墊
[0038]2中介板
[0039]20承載板
[0040]21離型層[0041 ]22金屬層
[0042]23,23，導線體
[0043]23a球端
[0044]23b線端
[0045]24，24’，24”封裝層
[0046]24a第一表面
[0047]24b第二表面
[0048]3封裝結構
[0049]30第一電子元件
[0050]30a作用面[0051 ]30b非作用面
[0052]31，31’，31”導電元件
[0053]32釘狀線
[0054]32a頭端
[0055]32b尖端
[0056]33,33，線路層
[0057]34第二電子元件
[0058]35第三電子元件
[0059]37電性接觸墊
[0060]D端面寬度[0061 ]d距離
[0062]t厚度
[0063]w線寬。
【具體實施方式】
[0064]以下通過特定的具體實施例說明本實用新型的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本實用新型的其它優點及功效。
[0065]須知，本說明書所附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本實用新型可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本實用新型所能產生的功效及所能達成的目的下，均應仍落在本實用新型所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“第一”、“第二”、“第三”及“一”等用語，也僅為便于敘述的明了，而非用以限定本實用新型可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當亦視為本實用新型可實施的范疇。
[0066]圖2A至圖2D為本實用新型的中介板2的制法的剖視示意圖。
[0067]如圖2A所示，提供一承載板20，并于該承載板20上依序形成一離型層21及一金屬層22。
[0068]于本實施例中，形成該承載板20的材質為高分子聚合物材或復合材料。具體地，形成該承載板20的材質為金屬材、介電材、陶瓷材、玻璃材、半導體材、電路板材、塑膠材或、同質復合材或異質復合材，但不限于此，且以涂布或貼合方式形成具黏性的離型層21于該承載板20上。
[0069]此外，該金屬層22為銅箔、鋁箔、銀箔或金箔，但不限于此，其厚度t可為50微米(μm)以下。
[0070]如圖2B所示，于該金屬層22上形成多個導線體23，且該導線體23具有結合該金屬層2 2的球端2 3a與相對該球端2 3a的線端2 3b。
[0071]于本實施例中，該導線體23以打線接合(Wire Bonding，簡稱WB)方式形成直立釘狀(stub)，以作為內連線路結構，其可均勻或非均勻分布，且制作該導線體23的材質為金、銀、銅、上述材質的合金、鎳包銅、鎳包銀、鈀包銅或鎳鈀包銅等。
[0072]此外，該導線體23的線寬w可依需求制作，其尺寸可多于一種以上。具體地，該導線體23的線寬w不大于300微米，較合適者為不大于100微米，最好不大于50微米。
[0073]又，由于該導線體23與該金屬材的結合較佳，故通過該金屬層22的設計，能有利于該導線體23立設于該承載板20上。
[0074]如圖2C所示，于該金屬層22上形成用以包覆該些導線體23的封裝層24，且該封裝層24具有用以結合該金屬層22的第一表面24a及相對該第一表面24a的第二表面24b。
[0075]于本實施例中，該封裝層24的制程可選擇液態封膠(liquid compound)、噴涂(inject1n)或模壓(compress1n molding)等制程。
[0076]此外，該導線體23的線端23b外露于該封裝層24的第二表面24b。例如，通過整平制程，使該導線體23的線端23b外露于該封裝層24的第二表面24b。具體地，該整平制程通過研磨及拋光方式，移除該封裝層24的部分材質與該導線體23的線端23b的部分材質，使該導線體23的線端23b齊平該封裝層24的第二表面24b。
[0077]如圖2D所示，移除該承載板20、離型層21及金屬層22，以令該導線體23的球端23a外露于該封裝層24的第一表面24a，而形成本實用新型的中介板2。
[0078]于本實施例中，先以離型層21將其與該承載板20自該金屬層22上剝離，再蝕刻該金屬層22。
[0079]于其它實施例中，也可保留該金屬層22，以于后續制程中，利用該金屬層22制作RDL0
[0080]本實用新型的中介板2的制法主要通過該導線體23作為導電路徑，其線寬w能不大于50微米(μπι)，因而使各該導線體23之間的距離d能極小，故相比于現有技術受限于導電硅穿孔的規格，本實用新型的中介板2能符合微小化的需求。
[0081]此外，利用該導線體23取代現有導電硅穿孔，可使接點(如該球端23a或線端23b)之間距密度增加，故不僅能縮小該中介板2的面積或體積，且能增加電性1/0的密度。
[0082]又，該導線體23以簡易的現有打線接合方式制作，故相比于現有硅中介板，本實用新型的中介板能大幅降低成本。
[0083]圖3A至圖3F為本實用新型的封裝結構3的制法的剖視示意圖。本實施例應用上述中介板2的制程，故以下僅說明相異處，而不再贅述相同處。
[0084]如圖3A所示，接續圖2A，于該金屬層22上立設多個導線體23及設置一第一電子元件30。
[0085]于本實施例中，該第一電子元件30例如為主動元件(如半導體芯片)或被動元件(如電容、電感或電阻)。具體地，該第一電子元件30為半導體芯片，其具有相對的作用面30a與非作用面30b，該作用面30a具有多個電極墊300(如圖3A’所示)，且各該電極墊300通過多個導電元件31結合該金屬層22。
[0086]此外，如圖3A’所示，該導電元件31由釘狀線32與焊錫凸塊31a構成，該釘狀線32為打線機制作的金線、銀線、銅線或其合金，且該焊錫凸塊31a包覆該釘狀線32。具體地，該釘狀線32具有結合該電極墊300的頭端32a與相對該頭端32a的尖端32b，且該焊錫凸塊31a接觸該金屬層22，而該尖端32b可選擇接觸或未接觸該金屬層22。
[0087]又，于其它實施例中，也可于該金屬層22上設置多個第一電子元件30。
[0088]如圖3B所示，形成一封裝層24于該金屬層22上，以令該封裝層24包覆各該導線體23與該第一電子兀件30。
[0089]于本實施例中，該第一電子元件30的非作用面30b埋設于該封裝層24的第二表面24b中，并使該導線體23的線端23b外露出該封裝層24的第二表面20b。
[0090]如圖3C所示，形成一線路層33于該封裝層24的第二表面24b上，且該線路層33接觸并電性連接各該導線體23的線端23b。
[0091 ] 于本實施例中，該線路層33為一層線路重布層(redistribut1nlayer，簡稱RDL)，其為扇出(fan out)型式;于其它實施例中，可依實際需求選擇制作多層線路重布層(RDL)于該封裝層24的第二表面24b上。
[0092]如圖3D所示，依需求重復圖3A至圖3C的制程，也就是于該線路層33上形成導線體23 ’及設置至少一第二電子元件34，再形成另一封裝層24 ’于該封裝層24的第二表面24b上，并形成另一線路層33，于該另一封裝層24，上，且該線路層33，接觸并電性連接各該導線體23，。
[0093]于本實施例中，該第二電子元件34例如為主動元件(如半導體芯片)或被動元件(如電容、電感或電阻)。
[0094]此外，該第二電子元件34通過多個導電元件31’結合該線路層33，且該導電元件31’的結構可與上述導電元件31的結構相同。
[0095]如圖3E所示，依需求重復圖3A至圖3B的局部制程，也就是于該線路層33’上設置至少一第三電子元件35，再形成另一封裝層24”于該封裝層24’上。
[0096]于本實施例中，該第三電子元件35例如為主動元件(如半導體芯片)或被動元件(如電容、電感或電阻)。
[0097]此外，該第三電子元件35通過多個導電元件31”結合該線路層33’，且該導電元件31”的結構可與上述導電元件31的結構相同。
[0098]應可理解地，各層封裝層24，24’，24”內可含不等數的第一電子元件30、第二電子元件34及第三電子元件35，且它們可各自為不同尺寸，并可依設計需求而不等距離地分布于同一封裝體內。
[0099]如圖3F所示，移除該承載板20、離型層21及金屬層22，以令該導線體23的球端23a與該導電元件31外露于該封裝層24的第一表面24a，以成為堆迭式封裝結構3。之后，可形成多個焊球36于該導線體23的球端23a上，且各該焊球36電性連接該導線體23，以令該堆迭式封裝結構3通過該些焊球36接置如電路板的電子裝置(圖略)。
[0100]于本實施例中，于該封裝層24的第一表面24a上，可先形成電性接觸墊37于該導線體23的球端23a與導電元件31上，再形成該焊球36于該電性接觸墊37上。
[0101]本實用新型的封裝結構3的制法通過該導線體23作為導電路徑，其線寬w能不大于50微米(μπι)，因而使各該導線體23之間的距離d能極小，故相比于現有技術受限于導電硅穿孔的規格，本實用新型的封裝結構3能符合微小化的需求。
[0102]此外，利用該導線體23取代現有導電硅穿孔，可使接點(如各該電性接觸墊37或各該線路層33，33’)密度增加，也就是接點之間的距離縮小，故不僅能縮小該封裝結構3的面積或體積，且能增加電性I/O的密度。
[0103]另外，若各該封裝層24，24，24’中埋設有多個電子元件，則該些電子元件可均勻或非均勻布設。
[0104]綜上所述，本實用新型的封裝結構及其中介板，主要通過該導線體作為導電路徑，因其線寬極小而使各該導線體之間的距離能極小化，故不僅能符合微小化的需求，且能大幅降低成本。同時，該些導線體不會在中介板中產生重大應力場，沒有現有伴隨導電硅穿孔的殘余應力導致功能上的衰減及可靠性問題。
[0105]上述實施例僅用以例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何本領域技術人員均可在不違背本實用新型的精神及范疇下，對上述實施例進行修改。因此本實用新型的權利保護范圍，應如權利要求書所列。
【主權項】
1.一種中介板，其特征為，該中介板包括: 一封裝層；以及 多個導線體，其嵌埋于該封裝層中，且各具有外露于該封裝層的相對的球端與線端。2.如權利要求1所述的中介板，其特征為，該導線體呈釘狀。3.如權利要求1所述的中介板，其特征為，該導線體的線寬不大于300微米。4.一種封裝結構，其特征為，該封裝結構包括: 一封裝層； 至少一電子元件，其嵌埋于該封裝層中； 多個導線體，其嵌埋于該封裝層中，且各具有外露于該封裝層的相對的球端與線端；以及 一線路層，其形成于該封裝層上并電性連接各該導線體。5.如權利要求4所述的封裝結構，其特征為，該電子元件上設有多個位于該封裝層中并外露于該封裝層的導電元件。6.如權利要求5所述的封裝結構，其特征為，該導電元件包含釘狀線與包覆該釘狀線的焊錫凸塊。7.如權利要求4所述的封裝結構，其特征為，該導線體呈釘狀。8.如權利要求4所述的封裝結構，其特征為，該導線體的線寬不大于300微米。9.如權利要求4所述的封裝結構，其特征為，該封裝結構還包括設于該線路層與該封裝層上的另一電子元件。10.如權利要求4所述的封裝結構，其特征為，該封裝結構還包括設于該線路層與該封裝層上的另一線路層、另一封裝層與另一電子元件，其中，該另一電子元件設于該線路層與該封裝層上，該另一封裝層設于該線路層與該封裝層上并包覆該另一電子元件，該另一線路層設于該另一封裝層上。
【文檔編號】H01L23/498GK205542764SQ201620112891
【公開日】2016年8月31日
【申請日】2016年2月4日
【發明人】林科鴻, 顏立盛
【申請人】群匯管理顧問有限公司