低壓cmos器件及cmos反相器的制造方法
【技術領域】
[0001]本實用新型屬于半導體制造領域，尤其涉及一種低壓CMOS器件及CMOS反相器。
【背景技術】
[0002]B⑶是一種單片集成工藝技術，這種技術能夠在同一芯片上制作雙極型晶體管(Bipolar Junct1n Transistor) ,CMOS和DMOS器件，具有雙極型器件高跨導、強負載驅動能力和 CMOS 集成度高、低功耗的優點。CMOS (Complementary MetalOxide Semiconductor)是一種互補金屬氧化物半導體，它有兩種彼此互補的PMOS與NMOS組成。
[0003]現有的B⑶工藝中低壓CMOS器件不能耐高壓，只能連接0-5V的電壓，其原因是低壓CMOS器件上的低壓MOS器件做在低壓N阱上，不能承受高電壓，因此不能實現高壓信號的邏輯轉換；但如果用高壓MOS器件實現高壓信號之間的邏輯轉換，將占據很大的版圖面積。
【實用新型內容】
[0004]本實用新型實施例的目的在于提供一種低壓CMOS器件以及CMOS反相器，以解決現有低壓CMOS器件無法實現高壓信號轉換的問題。
[0005]本實用新型實施例是這樣實現的，一種低壓CMOS器件，包括半導體襯底，所述半導體襯底上具有低壓PMOS元件、低壓NMOS元件、所述低壓PMOS元件和低壓NMOS元件中任意一個與所述半導體襯底之間設有第一高壓阱，另一個與所述半導體襯底之間則設有低壓阱，所述半導體襯底上還設有與所述低壓阱對應的第二高壓阱；所述低壓阱和所述第一高壓阱皆位于所述第二高壓阱內。
[0006]進一步地，所述半導體襯底為P型半導體襯底；
[0007]所述低壓PMOS元件與所述P型半導體襯底之間設有第一低壓N阱；
[0008]所述低壓NMOS元件與所述P型半導體襯底之間設有高壓P阱；
[0009]所述P型半導體襯底上設有高壓N阱，第一低壓N阱和高壓P阱皆位于所述高壓N阱之內；
[0010]高壓N阱內的第一低壓N阱的N+有源區可以接高電壓；
[0011]高壓P阱內的P+有源區可接高電壓。
[0012]進一步地，還包括第二低壓N阱；
[0013]所述第二低壓N阱、高壓P阱以及第一低壓N阱皆位于所述高壓N阱之內；
[0014]第二低壓N阱上的N+有源區可以接高電壓。
[0015]進一步地，所述高壓N阱的底部與所述半導體襯底之間設有埋層。
[0016]進一步地，所述半導體襯底為N型半導體襯底；
[0017]所述低壓NMOS元件與所述N型半導體襯底之間設有第一低壓P阱；
[0018]所述低壓PMOS元件與所述N型半導體襯底之間設有高壓N阱；
[0019]所述N型半導體襯底上設有高壓P阱，第一低壓P阱和高壓N阱皆位于所述高壓P阱之內；
[0020]高壓P阱內的第一低壓P阱上的P+有源區可以接高電壓；
[0021]高壓N阱的N+有源區可接高電壓。
[0022]進一步地，還包括第二低壓P阱；
[0023]所述第二低壓P阱、高壓N阱以及第一低壓P阱皆位于所述高壓P阱之內；
[0024]高壓P阱內的第二低壓P阱上的P+有源區可以接高電壓。
[0025]進一步地，所述高壓P阱的底部與所述半導體襯底之間設有埋層。
[0026]本實用新型實施例還提供一種CMOS反相器，包括上述P型半導體襯底實施例中任意一項所述的低壓CMOS器件；
[0027]所述低壓PMOS元件的柵極和所述低壓NMOS元件的柵極連通后形成輸入端；
[0028]所述低壓PMOS元件的漏極和所述低壓NMOS元件的漏極連通后形成輸出端；
[0029]所述低壓PMOS元件的源極形成所述反相器的高電位端；
[0030]所述低壓NMOS元件的源極形成所述反相器的低電位端。
[0031]本實用新型實施例還提供一種CMOS反相器，包括上述N型半導體襯底實施例中任意一項所述的低壓CMOS器件；
[0032]所述低壓NMOS元件的柵極和所述低壓PMOS元件的柵極連通后形成輸入端；
[0033]所述低壓NMOS元件的漏極和所述低壓PMOS元件的漏極連通后形成輸出端；
[0034]所述低壓NMOS元件的源極形成所述反相器的高電位端；
[0035]所述低壓PMOS元件的源極形成所述反相器的低電位端。
[0036]本實用新型提供了一種低壓CMOS器件以及CMOS反相器，將與半導體襯底類型相同的低壓阱設為高壓阱，并在此高壓阱和和另一低壓阱與半導體襯底之間設置高壓阱，通過降低摻雜濃度的方式使得低壓CMOS器件可以接高電壓，從而實現了高壓的邏輯轉換，同時，節約了版圖的面積。
【附圖說明】
[0037]為了更清楚地說明本實用新型實施例中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
[0038]圖1是現有技術中的低壓CMOS器件剖面圖；
[0039]圖2是本實用新型實施例提供的低壓CMOS器件剖面圖；
[0040]圖3是本實用新型實施例提供的另一低壓CMOS器件剖面圖；
[0041]圖4是本實用新型實施例提供的另一低壓CMOS器件剖面圖；
[0042]圖5是本實用新型實施例提供的CMOS反相器剖面圖；
[0043]圖6是本實用新型實施例提供的CMOS反相器的電路示意圖。
【具體實施方式】
[0044]為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0045]如圖1所示，現有的B⑶半導體工藝中的低壓CMOS器件10通常包括半導體襯底11，所述半導體襯底11上具有低壓PMOS元件12和低壓NMOS元件13，所述低壓PMOS元件12與所述半導體襯底11之間設有低壓N阱14，所述低壓NMOS元件13與所述半導體襯底11之間設有低壓P阱15。由于所述低壓CMOS器件10設置在低壓N阱14上，則無法實現高壓信號的邏輯轉換。
[0046]如圖2所示，本實用新型實施例提供一種低壓CMOS器件20，包括半導體襯底21，所述半導體襯底21上具有低壓PMOS元件22、低壓NMOS元件23、所述低壓PMOS元件22和低壓NMOS元件23中任意一個與所述半導體襯底21之間設有第一高壓阱(圖未標)，另一個與所述半導體襯底21之間則設有第一低壓阱(圖未標)，所述半導體襯底21上還設有與所述低壓阱對應的第二高壓阱(圖未標)；所述低壓阱和所述第一高壓阱皆位于所述第二高壓阱內。通過降低摻雜濃度的方式使得低壓CMOS器件可以接高電壓，從而實現了高低壓的邏輯轉換，同時，節約了版圖的面積。
[0047]本實施例中，所述半導體襯底11為P型半導體襯底。
[0048]具體地，所述低壓PMOS元件22與所述P型半導體襯底之間設有第一低壓N阱24 ;所述低壓NMOS元件23與所述P型半導體襯底之間設有高壓P阱25 ;所述P型半導體襯底上還設有高壓N阱26，所述第一低壓N阱24和高壓P阱25皆位于所述高壓N阱26之內。
[0049]由于高壓P阱25的摻雜濃度比現有技術中的低壓P阱的摻雜濃度低，所以高壓P阱25內的P+有源區可接高電壓。
[0050]由于高壓N阱26的摻雜濃度比第一低壓N阱24的摻雜濃度更低，所以高壓N阱26內的第一低壓N阱24上的N+有源區可以接高電壓。
[0051]本實用新型實施例通過上述的設置，不僅實現了高壓信號的邏輯轉換，同時，節約了版圖的面積。
[0052]進一步地，