一種dram 芯片的晶圓級測試結構的制作方法
【技術領域】
[0001]本實用新型涉及一種DRAM芯片的測試，具體為一種DRAM芯片的晶圓級測試結構。
【背景技術】
[0002]DRAM(Dynamic Random Access Memory，動態隨機存取存儲器)是最為常見的系統內存。DRAM芯片中有多種內部電壓，在DRAM晶圓級測試(CP)時，芯片內部的電壓網絡都需要進行量測和壓值精確調整，因此在芯片設計時就需要額外為內部電壓測試預留測試焊盤(xPad)，以便探針接觸完成測試。這些測試焊盤不屬于標準封裝端口，在后端封裝時候并不會被連接，因此對于終端客戶而言是不可見和無用的。在測試焊盤設計時，考慮到它對于終端客戶不可見，都總是希望它從數量上盡量少，以減少芯片面積的消耗，減低芯片成本。
[0003]通常為了測量內部電壓壓值，現有技術中采用的就是設計測試焊盤與內部電壓(internal_voltage)相連，這樣測試機臺(tester)通過探針卡(prober)就可以直接對內部電壓進行量測，如圖1所示。當內部電壓數量增加時，勢必要設計多個測試焊盤，現有技術中減少測試焊盤都是采用功能復用的方法，多個電壓值通過受測試模式(TM)控制的傳輸門(transfer gate)同時接到一個公共測試焊盤上，如圖2所示。采用復用測試焊盤的設計方法，雖然可以從數量上減少測試焊盤，但公用的測試焊盤仍然必須額外設計，并且不能同時對內部電壓進行量測，沒有真正解決芯片面積大，芯片成本高的問題。
[0004]在實際DRAM芯片晶圓級測試時，芯片上的數據、地址(ADD)和控制信號(CMD)都需要跟測試機臺連接，以便控制芯片行為，做芯片功能驗證。于此同時電源(supply)信號也需要連接，包括VDD、VDDq、VSS、VSSq ;并且基于DRAM電源完整性設計，芯片上大多預留了許多電源焊盤，這些焊盤在封裝時大多都會連接到主板上以實現對芯片的穩定供電，但是在晶圓級測試時，這些電源焊盤并不會都跟測試機臺連接，因為晶圓級測試對電源完整性要求遠低于后端測試(FT)和客戶實際應用。測試時的連接結構如圖3所示。
[0005]由圖可知，芯片實際設計了 3個電源焊盤，而測試機臺實際只連接了一個，一方面是對電源完整性的較低要求，另外也是出于針卡成本考慮，針卡的價格往往與探針的數量正相關。并且由于要量測兩個內部電壓，芯片上設計了兩個測試焊盤。這里可以看到一方面電源上空余了兩個焊盤，沒有被晶圓級測試使用到，另外一方面為了量測內部電壓又額外設計了兩個焊盤。不僅在測試時需要測試專用的針卡，增加的成本，而且在使用時不會利用的測試焊盤又會占用芯片面積，也增加了成本。
【實用新型內容】
[0006]針對現有技術中存在的問題，本實用新型提供一種結構巧妙，占用芯片面積小，成本低廉的DRAM芯片的晶圓級測試結構。
[0007]本實用新型是通過以下技術方案來實現:
[0008]一種DRAM芯片的晶圓級測試結構，包括分別連接在DRAM芯片內部供電網絡上的第一電源焊盤和第二電源焊盤；第二電源焊盤與內部供電網絡通過電源通路連通設置，第二電源焊盤與內部電壓網絡通過電壓通路連通設置，電壓通路并聯設置在電源通路上；電壓通路和電源通路上分別通過輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號。
[0009]優選的，電壓通路上串聯設置有金屬熔絲。
[0010]優選的，還包括提供地址信號的地址焊盤和提供控制信號的控制焊盤。
[0011]與現有技術相比，本實用新型具有以下有益的技術效果:
[0012]本實用新型通過對現有技術中測試時不連接的多余電源焊盤進行復用，分別連接內部供電網絡和電壓網絡，在晶圓級測試時作為測試焊盤，實現對內部電壓的量測，在終端客戶使用時作為電源焊盤，實現對內部電源的供給，利用設置在不同通路，控制端極性相反且接入同一控制信號的傳輸門，實現內部供電網絡和電壓網絡之間的切換，大幅的減少甚至無需設置測試焊盤，芯片面積大幅降低，利用率提高，減小芯片面積，降低生產成本。同時在DRAM測試時能夠實現與使用時的針卡一致，無需再進行額外針卡的設置，更好的降低了成本，提高了測試操作的便捷性。
[0013]進一步的，為了在客戶端的使用安全，電源焊盤與內部電壓網絡的通路上，還設置了金屬熔絲，這個金屬熔絲可以在晶圓級測試完成后燒斷，達到從物理上隔斷可能的供電網絡到內部電壓網絡的漏電通路。
[0014]進一步的，利用地址焊盤和控制焊盤的設置能夠滿足實際中DRAM芯片晶圓級測試時，對數據、地址和控制信號的需要，以便控制芯片行為，做芯片功能驗證。
【附圖說明】
[0015]圖1為現有技術中內部電壓測試時的結構原理圖。
[0016]圖2為現有技術中需測試多個內部電壓時的結構原理圖。
[0017]圖3為現有技術中進行晶圓級測試時的結構原理圖。
[0018]圖4為本實用新型實例中所述結構的連接示意圖。
【具體實施方式】
[0019]下面結合具體的實施例對本實用新型做進一步的詳細說明，所述是對本實用新型的解釋而不是限定。
[0020]本實用新型一種DRAM芯片的晶圓級測試結構，如圖4所示，其包括分別連接在DRAM芯片內部供電網絡上的第一電源焊盤和第二電源焊盤；第二電源焊盤與內部供電網絡通過電源通路連通設置，第二電源焊盤與內部電壓網絡通過電壓通路連通設置，電壓通路并聯設置在電源通路上；電壓通路和電源通路上分別通過輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號。在每個電壓通路上串聯設置有金屬熔絲。其中，還包括提供地址信號的地址焊盤和提供控制信號的控制焊盤。
[0021]在進行測試時，將內部電壓網絡連接在非測試用的電源焊盤上，然后在非測試用的電源焊盤與內部供電網絡與內部電壓網絡的連接通路上分別設置第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號；在晶圓級測試時將此電源焊盤作為測試焊盤使用；在電源焊盤與內部電壓網絡的通路上設置金屬熔絲，并在晶圓級測試完成后將其燒斷。在DRAM芯片的晶圓級測試時，將熔絲燒斷與采用金屬熔絲設計的DRAM修復過程合并。
[0022]利用受控傳輸門，電源焊盤在可以在內部供電網絡與內部電壓網絡間切換；為了在客戶端的使用安全，電源焊盤與內部電壓網絡的通路上，還設置了金屬熔絲，這個金屬熔絲可以在晶圓級測試完成后燒斷，達到從物理上隔斷可能的供電網絡到內部電壓網絡的漏電通路。將熔絲燒斷的過程可以與采用金屬熔絲設計的DRAM修復過程合并，不會額外增加測試過程，操作簡單，安全可靠。
[0023]具體的，芯片設計時，被復用的電源焊盤Supply應該是選用不關鍵的焊盤，也就是在測試中不會用到的第二電源焊盤，從而不會影響晶圓級測試電源完整性；本優選實施例中，在探針卡設計時，如圖4所示的結構，對于測試焊盤xPad，只需連接焊盤電源Supply。測試中，芯片上電前，復用的第二電源焊盤與內部電壓網絡連接的第一傳輸門關閉，而與內部電源網絡連接的第二傳輸門導通，而由于內部電源上電前為高阻態，所以復用的焊盤電源Supply端通過第二傳輸門的控制保持高阻，待芯片上電完成相應的測試模式被激活，使得復用的第二焊盤與內部電壓網絡連接的第一傳輸門導通，而與內部電源網絡連接的第二傳輸門關閉，被復用的焊盤電源Supply就可以具有相應的功能，保證內部電壓網絡的接通，就能夠用作測試焊盤xPad 了。在芯片使用過程前，將金屬熔絲燒斷，電壓通路關斷，使得復用的第二焊盤與內部電壓網絡連接的第一傳輸門關閉，而與內部電源網絡連接的第二傳輸門導通，能夠保證電源通路的暢通和安全。
【主權項】
1.一種DRAM芯片的晶圓級測試結構，其特征在于，包括分別連接在DRAM芯片內部供電網絡上的第一電源焊盤和第二電源焊盤； 所述的第二電源焊盤與內部供電網絡通過電源通路連通設置，第二電源焊盤與內部電壓網絡通過電壓通路連通設置，電壓通路并聯設置在電源通路上； 所述的電壓通路和電源通路上分別通過輸入輸出端連接有第一傳輸門和第二傳輸門，第一傳輸門與第二傳輸門的控制端極性相反且接入同一控制信號。
2.根據權利要求1所述的一種DRAM芯片的晶圓級測試結構，其特征在于，電壓通路上串聯設置有金屬熔絲。
3.根據權利要求1所述的一種DRAM芯片的晶圓級測試結構，其特征在于，還包括提供地址信號的地址焊盤和提供控制信號的控制焊盤。
【專利摘要】本實用新型一種DRAM芯片的晶圓級測試結構，包括分別連接在DRAM芯片內部供電網絡上的第一電源焊盤和第二電源焊盤；第二電源焊盤分別與內部供電網絡通過電源通路連通設置，與內部電壓網絡通過電壓通路連通設置，電壓通路并聯設置在電源通路上；電壓通路和電源通路上分別通過輸入輸出端連接有控制端極性相反且接入同一控制信號的兩個傳輸門。對中測試時不連接的多余電源焊盤進行復用，分別連接內部供電網絡和電壓網絡，在晶圓級測試時作為測試焊盤，實現對內部電壓的量測，在終端客戶使用時作為電源焊盤，實現對內部電源的供給，利用設置在不同通路，控制端極性相反且接入同一控制信號的傳輸門，實現內部供電網絡和電壓網絡之間的切換。
【IPC分類】H01L23-544
【公開號】CN204375743
【申請號】CN201420850894
【發明人】王正文
【申請人】山東華芯半導體有限公司
【公開日】2015年6月3日
【申請日】2014年12月27日