一種功率半導體器件的制備方法
【專利摘要】本發明涉及半導體制造技術領域，尤其涉及一種功率半導體器件的制備方法，通過在復合硬掩膜的氮化硅去除前先做高溫爐管生長犧牲氧化層的步驟，以在溝槽的底部和側壁生長出犧牲氧化層作為保護，從而在保護初氧的同時，避免了氮化硅去除時對溝槽造成磷污染的問題，進而提升了器件的性能。
【專利說明】
一種功率半導體器件的制備方法
技術領域
[0001]本發明涉及半導體制造技術領域，尤其涉及一種功率半導體器件的制備方法。
【背景技術】
[0002]功率分離器件通常包括元胞區和終端區，其中，終端區的作用為承受高電壓以達到耐壓目的。終端區有很多種做法，但晶片第一次氧化所生長的二氧化硅(簡稱初氧)通常都會作為終端區的一部分，這層氧化層的最終厚度也會影響到器件的耐壓水平，所以在制作工藝中需要盡量避免對該初氧層造成損傷，以避免對器件最終耐壓性能(特別是高壓(600V以上)器件)造成影響。
[0003]在溝槽功率分離器件制作工藝中，我們需要制作深的溝槽來降低導通電阻或者飽和壓降，通常電壓越高越需要深溝槽來降低厚外延或襯底帶來的導通電阻/飽和壓降(例如:1200V溝槽器件的溝槽深度通常是5微米，而75V溝槽器件的溝槽深度通常是1.5微米)。一般光阻已經不能阻擋深溝槽刻蝕時對光阻造成的損傷，業界通用做法是沉積一層厚度3000-6000埃的二氧化硅層作為硬掩膜來代替光阻，好處是可以承受住深溝槽刻蝕所帶來的損傷，缺點是硬掩膜本身也是氧化層，在去除時會對初氧造成傷害，通常在0.1微米左右；且由于工藝水平限制難以準確控制，常會發生嚴重損傷導致器件耐壓降低而報廢;這些都是本領域技術人員所不期望見到的。
【發明內容】
[0004]針對上述存在的問題，本發明公開了一種功率半導體器件的制備方法，包括如下步驟:
[0005]提供一形成有溝槽的半導體結構，所述半導體結構包括硅襯底、位于部分所述硅襯底之上的初氧層以及覆蓋所述初氧層和所述硅襯底裸露的上表面的復合硬掩膜，且所述復合硬掩膜按照從下至上的順序依次包括第一氧化硅層、氮化硅層和第二氧化硅層；
[0006]將所述第二氧化硅層移除后，于所述溝槽的底部及其側壁形成保護層；
[0007]采用磷酸去除所述氮化硅層；
[0008]繼續去除所述保護層和所述第一氧化硅層。
[0009]上述的功率半導體器件的制備方法，其中，形成所述半導體結構的步驟包括:
[0010]提供一所述硅襯底，于部分所述硅襯底的上表面形成所述初氧層；
[0011]于所述硅襯底之上按照從下至上的順序依次形成所述第一氧化硅層、所述氮化硅層和所述第二氧化硅層，其中，所述第一氧化硅層僅覆蓋裸露的所述硅襯底的上表面；
[0012]避開所述初氧層按照從上至下的順序依次刻蝕所述復合硬掩膜至所述硅襯底中以形成所述溝槽。
[0013]上述的功率半導體器件的制備方法，其中，所述于所述溝槽的底部及其側壁形成保護層的步驟包括:
[0014]對所述半導體結構的表面進行氧化工藝，以形成覆蓋所述氮化硅層的上表面的第一犧牲氧化層和覆蓋所述溝槽的底部及其側壁的第二犧牲氧化層，且所述第二犧牲氧化層的厚度大于所述第一犧牲氧化層的厚度；
[0015]去除所述第一犧牲氧化層和部分所述第二犧牲氧化層，剩余的所述第二犧牲氧化層形成所述保護層。
[0016]上述的功率半導體器件的制備方法，其中，在高溫爐管中對所述半導體結構的表面進行所述氧化工藝。
[0017]上述的功率半導體器件的制備方法，其中，采用氫氟酸(HF)去除所述第一犧牲氧化層和部分所述第二犧牲氧化層。
[0018]上述的功率半導體器件的制備方法，其中，所述第一犧牲氧化層的厚度小于100埃。
[0019]上述的功率半導體器件的制備方法，其中，所述第二犧牲氧化層的厚度為500-1500埃。
[0020]上述的功率半導體器件的制備方法，其中，所述初氧層的厚度為3000-15000埃。
[0021]上述的功率半導體器件的制備方法，其中，所述氮化硅層的厚度為100-1000埃。
[0022]上述的功率半導體器件的制備方法，其中，采用干法刻蝕工藝去除所述保護層和所述第一氧化硅層。
[0023]上述發明具有如下優點或者有益效果:
[0024]本發明公開了一種功率半導體器件的制備方法，通過在復合硬掩膜的氮化硅去除前先進行高溫爐管生長犧牲氧化層的步驟，以在溝槽的底部和側壁生長出犧牲氧化層作為保護，從而在保護初氧的同時，避免了氮化硅去除時對溝槽造成磷污染的問題，進而提升了器件的性能。
【附圖說明】
[0025]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、夕卜形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發明的主旨。
[0026]圖1是本發明實施例中制備功率半導體器件的方法流程圖；
[0027]圖2?10是本發明實施例中制備功率半導體器件的方法的流程結構示意圖。
【具體實施方式】
[0028]為了解決二氧化硅硬掩膜對初氧造成的損傷，業界采用另一種復合硬掩膜來代替單一氧化硅硬掩膜，該方法是先沉積一層氮化硅層，再在上面沉積二氧化硅層，在去除時由于氮化硅保護，不會對初氧造成損傷，但在氮化硅去除時需要用到磷酸，磷酸會殘留在溝槽底部和側面難以全部去除，在之后的高溫工藝中，磷會作為雜質擴散進硅材料中，嚴重影響器件的電性能。
[0029]針對上述問題，本實施例提供了一種功率半導體器件的制備方法如圖1所示，該方法具體包括如下步驟:
[0030]步驟S1:提供一硅襯底I，如圖2所示的結構，該硅襯底I的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)等。
[0031]步驟S2:于部分硅襯底I的上表面形成初氧層2，初氧層2實際上就是硅襯底I第一次氧化所生長的二氧化硅，通常都會作為終端區的一部分，這層氧化層的最終厚度也會影響到器件的耐壓水平，所以在后續的制作工藝中需要盡量避免對該初氧層2造成損傷，以避免對器件最終耐壓性能造成影響。由于于部分硅襯底I的上表面形成初氧層2的工藝為本領域技術人員所熟知，在此便不予贅述，如圖3所示的結構。
[0032]在本發明一個優選的實施例中，初氧層的厚度為3000-15000埃(例如3000埃、5000埃、9000埃或者15000埃等)。
[0033]步驟S3:于硅襯底I之上按照從下至上的順序依次形成第一氧化硅層31、氮化硅層32和第二氧化硅層33，第一氧化硅層31、氮化硅層32和第二氧化硅層33形成復合硬掩膜3，且復合硬掩膜3覆蓋初氧層2的上表面和硅襯底I暴露的上表面，其中，第一氧化硅層31作為緩沖層僅覆蓋裸露的硅襯底I的上表面；由于于硅襯底I上形成復合硬掩膜3的工藝并非本發明改進的重點，為了減少重復，在此便不予以贅述，如圖4所示的結構。
[0034]在本發明一個優選的實施例中，氮化硅層的厚度為100-1000埃(例如100埃、500埃、550埃或者1000埃等)。
[0035]步驟S4:避開初氧層2按照從上至下的順序依次刻蝕第二氧化硅層33、氮化硅層32、第一氧化硅層31至硅襯底I中以形成溝槽4，如圖5所示的結構。
[0036]步驟S5:將第二氧化硅層33移除后，于溝槽4的底部及其側壁形成保護層52，如圖8所示的結構。
[0037]在本發明一個優選的實施例中，上述步驟S5具體包括:
[0038]步驟S51:移除第二氧化硅層33，如圖6所示的結構。
[0039]步驟S52:在高溫爐管中對半導體結構的表面進行氧化工藝(在原工藝中也有此步，但是在原工藝中該步驟是在氮化硅移除之后進行)，以形成覆蓋氮化硅層32的上表面的第一犧牲氧化層51和覆蓋溝槽4的底部及其側壁的第二犧牲氧化層52，且第二犧牲氧化層52的厚度遠大于第一犧牲氧化層51的厚度，這是由于氮化硅的氧化系數不同于硅，以第二犧牲氧化層52為500-1500埃(例如500埃、800埃、1000埃或1500埃等)為例，第一犧牲氧化層51的厚度小于100埃;如圖7所示的結構。
[0040]步驟S53:去除第一犧牲氧化層51和部分第二犧牲氧化層52，剩余的第二犧牲氧化層52形成保護層52，如圖8所示的結構。
[0041]在本發明一個優選的實施例中，采用氫氟酸去除第一犧牲氧化層51和部分第二犧牲氧化層52;由于第二犧牲氧化層52的厚度遠大于第一犧牲氧化層51的厚度，因此在完全去除第一犧牲氧化層51之后，溝槽4的底部及其側壁仍會保留一定厚度的第二犧牲氧化層52作為保護層52。
[0042]步驟S6:采用磷酸去除氮化硅層32，由于溝槽4的底部和側壁已經有保護層52(第二犧牲氧化層52)保護，且磷酸不腐蝕二氧化硅，因此不會發生溝槽被磷污染的問題，從而達到了保護初氧的同時避免磷污染的問題，如圖9所示的結構。
[0043]步驟S7:繼續去除保護層52和第一氧化硅層31，如圖10所示的結構。
[0044]在本發明一個優選的實施例中，采用干法刻蝕工藝去除保護層52和第一氧化硅層31ο
[0045]綜上，本發明公開了一種功率半導體器件的制備方法，通過在復合硬掩膜的氮化硅層去除前先做高溫爐管生長犧牲氧化層的步驟以在溝槽底部和側面會生長出二氧化硅層作為保護層，在后續采用磷酸氮化硅去除工藝步驟中，由于磷酸不腐蝕二氧化硅，溝槽底部和側面的氧化層仍保留，從而在保護初氧的同時，避免了氮化硅去除時對溝槽造成磷污染的問題。
[0046]本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以實現變化例，在此不做贅述。這樣的變化例并不影響本發明的實質內容，在此不予贅述。
[0047]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施;任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【主權項】
1.一種功率半導體器件的制備方法，其特征在于，包括如下步驟: 提供一形成有溝槽的半導體結構，所述半導體結構包括硅襯底、位于部分所述硅襯底之上的初氧層以及覆蓋所述初氧層和所述硅襯底裸露的上表面的復合硬掩膜，且所述復合硬掩膜按照從下至上的順序依次包括第一氧化硅層、氮化硅層和第二氧化硅層； 將所述第二氧化硅層移除后，于所述溝槽的底部及其側壁形成保護層； 采用磷酸去除所述氮化硅層； 繼續去除所述保護層和所述第一氧化硅層。2.如權利要求1所述的功率半導體器件的制備方法，其特征在于，形成所述半導體結構的步驟包括: 提供一所述硅襯底，于部分所述硅襯底的上表面形成所述初氧層； 于所述硅襯底之上按照從下至上的順序依次形成所述第一氧化硅層、所述氮化硅層和所述第二氧化硅層，其中，所述第一氧化硅層僅覆蓋裸露的所述硅襯底的上表面； 避開所述初氧層按照從上至下的順序依次刻蝕所述復合硬掩膜至所述硅襯底中以形成所述溝槽。3.如權利要求1所述的功率半導體器件的制備方法，其特征在于，所述于所述溝槽的底部及其側壁形成保護層的步驟包括: 對所述半導體結構的表面進行氧化工藝，以形成覆蓋所述氮化硅層的上表面的第一犧牲氧化層和覆蓋所述溝槽的底部及其側壁的第二犧牲氧化層，且所述第二犧牲氧化層的厚度大于所述第一犧牲氧化層的厚度； 去除所述第一犧牲氧化層和部分所述第二犧牲氧化層，剩余的所述第二犧牲氧化層形成所述保護層。4.如權利要求3所述的功率半導體器件的制備方法，其特征在于，在高溫爐管中對所述半導體結構的表面進行所述氧化工藝。5.如權利要求3所述的功率半導體器件的制備方法，其特征在于，采用氫氟酸去除所述第一犧牲氧化層和部分所述第二犧牲氧化層。6.如權利要求3所述的功率半導體器件的制備方法，其特征在于，所述第一犧牲氧化層的厚度小于100埃。7.如權利要求3所述的功率半導體器件的制備方法，其特征在于，所述第二犧牲氧化層的厚度為500-1500埃。8.如權利要求1所述的功率半導體器件的制備方法，其特征在于，所述初氧層的厚度為3000-15000埃。9.如權利要求1所述的功率半導體器件的制備方法，其特征在于，所述氮化硅層的厚度為 100-1000埃。10.如權利要求1所述的功率半導體器件的制備方法，其特征在于，采用干法刻蝕工藝去除所述保護層和所述第一氧化硅層。
【文檔編號】H01L21/033GK106057656SQ201610405590
【公開日】2016年10月26日
【申請日】2016年6月6日
【發明人】萬力, 冷靜, 可瑞思
【申請人】中航（重慶）微電子有限公司