半導體器件及其制備方法
【專利摘要】本發明涉及一種半導體器件的制備方法，包括步驟：提供包括低壓器件區域和高壓器件區域的半導體基底；在高壓器件區域的非柵極區域和低壓器件區域形成第一柵氧化層并在高壓器件區域的柵極區域形成第二柵氧化層；第二柵氧化層的厚度大于第一柵氧化層的厚度；在低壓器件區域的第一柵氧化層的表面形成第一多晶硅柵以及第一側墻結構并在第二柵氧化層的表面形成第二多晶硅柵以及第二側墻結構；第二柵氧化層的寬度大于第二多晶硅柵的寬度；進行源漏極離子注入形成源漏極引出區；淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物。上述半導體器件的制備方法簡化了工藝步驟的同時也降低了工藝成本。還涉及一種半導體器件。
【專利說明】
半導體器件及其制備方法
技術領域
[0001]本發明涉及半導體制備技術領域，特別是涉及一種半導體器件及其制備方法
【背景技術】
[0002]集成電路產品中，很多需要用到高壓器件(例如高壓金屬氧化物半導體場效晶體管)，其包括源極、漏極以及柵極，且工作電壓在10?40V區間。這類產品在生產工藝過程通常需要使用較厚(> 300埃，以實現較高的工作電壓)的氧化層作為高壓器件的柵氧。由于高壓器件源漏極注入(N+，P+)通常能量小劑量大，如果高壓器件的源漏極區域剩余氧化層厚度較厚(> 250埃)，源漏極離子注入將會達不到硅表面，導致不能形成表面高摻雜區，造成器件特性異常。此外，源漏極區還需要形成金屬硅化物(salicide)，如果沒有專門的步驟把高壓器件的源漏極區域殘留氧化層減薄，那么金屬硅化物阻擋層(Silicide AreaBlock, SAB)蝕刻之后，高壓器件的源漏極區域會殘余> 100埃的氧化層，從而導致高壓器件的源漏極區域不能正常形成金屬硅化物，造成器件異常。
[0003]傳統的高壓器件的制備過程通常是與低壓器件集成制備的。在柵氧化層形成的過程中，高壓器件表面形成氧化層厚度大于低壓器件表面的氧化層厚度。因此，在多晶硅(poly)圖形形成之后，需要加一個特殊的層次，用光刻膠把低壓器件區域蓋起來，而把所有高壓器件露出來，再用干法腐蝕把高壓區域的氧化層吃薄，剩余氧化層厚度一般控制在50?150埃。這樣高、低壓器件區域的氧化層厚度差異不超過100埃，后續源漏注入和金屬硅化物形成才不會受到影響。圖1為傳統的制備方法所獲得的半導體器件中高壓器件(NM0S管)區域的結構示意圖，圖2為圖1所示的NMOS管的結構版圖。其中，TO表示有源區，GT表示多晶硅柵，SN表示N型源漏極注入區；SP表示P型源漏極注入區，CNT表示接觸孔，HV表示柵氧化層，HVPW表示高壓P阱，NDDD表示N型雙擴散區，STI表示溝槽隔離結構。

【發明內容】

[0004]基于此，有必要針對上述問題，提供一種工藝簡單且成本交底的半導體器件柵的制備方法。
[0005]還提供一種半導體器件。
[0006]—種半導體器件的制備方法，包括步驟:提供包括低壓器件區域和高壓器件區域的半導體基底；在所述高壓器件區域的非柵極區域和所述低壓器件區域形成第一柵氧化層并在所述高壓器件區域的柵極區域形成第二柵氧化層；所述第二柵氧化層的厚度大于所述第一柵氧化層的厚度；在所述低壓器件區域的第一柵氧化層的表面形成第一多晶硅柵以及第一側墻結構并在所述第二柵氧化層的表面形成第二多晶硅柵以及第二側墻結構；所述第二柵氧化層的寬度大于所述第二多晶硅柵的寬度；進行源漏極離子注入形成源漏極引出區；淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物。
[0007]在其中一個實施例中，所述第二柵氧化層的寬度比所述第二多晶硅柵的寬度大
0.2?I微米。
[0008]在其中一個實施例中，所述在所述高壓器件區域的非柵極區域和所述低壓器件區域形成第一柵氧化層并在所述高壓器件區域的柵極區域形成第二柵氧化層的步驟具體包括:在所述半導體基底上形成第二柵氧化層；在所述第二柵氧化層上形成光刻阻擋層并進行光刻腐蝕以在所述高壓器件區域的非柵極區域和所述低壓器件區域形成窗口 ；以所述光刻阻擋層為掩膜層將所述窗口區的第二柵氧化層去除；在所述半導體基底表面形成第一柵氧化層。
[0009]在其中一個實施例中，所述在所述半導體基底表面形成第一柵氧化層的步驟之后還包括:去除所述光刻阻擋層。
[0010]在其中一個實施例中，所述第一柵氧化層的厚度為20?80埃，所述第二柵氧化層的厚度為300?700埃。
[0011]在其中一個實施例中，所述淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物的步驟之后還包括步驟:淀積層間介質層后進行光刻腐蝕形成通孔，并對所述通孔進行金屬填充。
[0012]在其中一個實施例中，所述提供包括低壓器件區域和高壓器件區域的半導體基底的步驟包括:提供襯底；在所述襯底上制備溝槽隔離結構并進行表面平坦化；在所述襯底上進行第一導電類型離子注入形成第一導電類型阱；在所述第一導電類型阱中進行第二導電類型離子的注入形成第二導電類型雙擴散區。
[0013]在其中一個實施例中，所述第一導電類型為P型、所述第二導電類型為N型，或者所述第一導電類型為N型、所述第二導電類型為P型。
[0014]—種半導體器件，包括:包括低壓器件區域和高壓器件區域的半導體基底；形成于所述高壓器件區域的非柵極區域和所述低壓器件區域的第一柵氧化層以及形成于所述高壓器件區域的柵極區域的第二柵氧化層；形成于所述低壓器件區域的第一柵氧化層表面的第一多晶硅柵以及第一側墻結構；形成于所述第二柵氧化層表面的第二多晶硅柵以及第二側墻結構；形成于所述半導體基底上的源漏極引出區；形成于所述第一柵氧化層表面、第一多晶硅柵以及第一側墻結構表面的第一金屬硅化物阻擋層；形成于所述第二柵氧化層表面、所述第二多晶硅柵以及所述第二側墻結構表面的第二金屬硅化物阻擋層；以及形成于所述源漏極引出區、所述第一多晶硅柵以及所述第二多晶硅柵上的金屬硅化物。
[0015]在其中一個實施例中，所述第二柵氧化層的寬度比所述第二多晶硅柵的寬度大
0.2?I微米。
[0016]上述半導體器件以及制備方法，在柵氧化層的制備過程中僅高壓器件區域的柵極區域形成有厚度較大的第二柵氧化層，而在其他區域(高壓器件的非柵極區域和低壓器件區域)形成厚度較小的第一柵氧化層。因此，在多晶硅柵形成后可以直接進行源漏極離子的注入而無需增加單獨的工藝步驟來對高壓器件區域的剩余氧化層進行減薄，簡化了工藝步驟的同時也降低了工藝成本。
【附圖說明】
[0017]圖1為傳統的半導體器件的制備方法得到的半導體器件中高壓器件區域的結構示意圖；
[0018]圖2為圖1所示高壓器件區域的結構版圖；
[0019]圖3為一實施例中的半導體器件的制備方法的流程圖；
[0020]圖4為圖3所示實施例中步驟SllO的具體流程圖；
[0021]圖5為圖3所示實施例中的半導體器件的制備方法中執行步驟S114后器件的結構示意圖；
[0022]圖6為圖3所示實施例中的半導體器件的制備方法中執行步驟S118后器件的結構示意圖；
[0023]圖7為圖3所示實施例中的半導體器件的制備方法中步驟S120的具體流程圖；
[0024]圖8為圖3所示實施例中的半導體器件的制備方法中完成步驟S120后的高壓器件區域的結構示意圖；
[0025]圖9為圖3所示實施例中的半導體器件的制備方法中完成步驟S130后高壓器件區域的結構示意圖；
[0026]圖10為圖3所示實施例中的半導體器件的制備方法中完成步驟S140后高壓器件區域的結構示意圖；
[0027]圖11為圖3所示實施例中的半導體器件的制備方法中完成步驟S150后高壓器件區域的結構示意圖；
[0028]圖12為圖3所示實施例中的半導體器件的制備方法中完成步驟S160后高壓器件區域的結構示意圖；
[0029]圖13為圖12所示的高壓器件區域的結構版圖。
【具體實施方式】
[0030]為使本發明的目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。
[0031]在本說明書和附圖中，分配給層或區域的參考標記N和P表示這些層或區域分別包括大量電子或空穴。進一步地，分配給N或P的參考標記+和一表示摻雜劑的濃度高于或低于沒有這樣分配到標記的層中的濃度。在下文的優選實施例的描述和附圖中，類似的組件分配有類似的參考標記且該處省略其冗余說明。
[0032]—種半導體器件的制備方法，可以同時制備低壓器件和高壓器件。其中，高壓和低壓是相對于同時制備的器件的工作電壓而言的，即同時制備的器件中的工作電壓較高的器件為高壓器件，工作電壓較低的器件則為低壓器件。在本實施例中，制備的低壓器件和高壓器件為金屬氧化物半導體場效應管(M0S管)圖3為一實施例中的半導體器件的制備方法，包括以下步驟。
[0033]S110，提供半導體基底。
[0034]半導體器件需要同時制備低壓器件和高壓器件，因此在提供的半導體基底中包括高壓器件區域以及低壓器件區域。在本實施例中，提供半導體基底的步驟的具體流程如圖4所示。
[0035]提供半導體基底的步驟具體包括S112?S118。
[0036]SI 12，提供襯底。
[0037]SI 14，在襯底上制備溝槽隔離結構并進行表面平坦化。
[0038]在襯底表面形成光刻阻擋層，并對光刻阻擋層進行光刻形成窗口區域后對襯底硅進行腐蝕形成溝槽結構。對形成的溝槽結構進行絕緣介質填充形成溝槽隔離結構(ShallowTrench Isolat1n，STI)。在本實施例中，還會對形成的溝槽隔離結構進行化學機械拋光(Chemical Mechanical Polishing，CMP)處理，以實現器件表面的平坦化。根據不同的技術要求，溝槽隔離結構的溝槽(trench)的深度約為3000?8000埃。圖5為完成步驟S114后器件的結構示意圖。其中，302為襯底，304則為溝槽隔離結構。
[0039]S116，在襯底上進行第一導電類型離子的注入形成第一導電類型阱。
[0040]S118，在第一導電類型阱中進行第二導電類型離子注入形成第二導電類型雙擴散區。
[0041]圖6為執行步驟S118后器件的結構示意圖。如圖6，在襯底302上形成有第一導電類型阱306，在第一導電類型阱306上形成有第二導電類型雙擴散區(double diffuseddrain, DDD)308。
[0042]完成步驟S118后即完成了對半導體基底的制備。
[0043]S120，形成第一柵氧化層和第二柵氧化層。
[0044]在高壓器件區域的非柵極區域和低壓器件區域形成第一柵氧化層并在高壓器件區域的柵極區域形成第二柵氧化層。其中，第二柵氧化層的厚度大于第一柵氧化層的厚度。這是因為，高壓器件的工作電壓比低壓器件的工作電壓高，因此需要使用較厚的柵氧化層才能夠滿足要求。
[0045]在本實施例中，形成第一柵氧化層和第二柵氧化層的步驟具體包括S122?S128，如圖7所示。
[0046]S122，形成第二柵氧化層。
[0047]在提供的半導體基底表面進行整面生長第二柵氧化層。第二柵氧化層的厚度可以根據高壓器件的工作電壓需要進行設定。在本實施例中，高壓器件的工作電壓在10V?40V之間，故第二柵氧化層的厚度為300?700埃。
[0048]S124，在第二柵氧化層表面形成光刻阻擋層并進行光刻腐蝕形成窗口。
[0049]對在第二柵氧化層表面形成的光刻阻擋層進行光刻腐蝕，從而在高壓器件區域的非柵極區域和低壓器件區域形成窗口。
[0050]S126，去除窗口區的第二柵氧化層。
[0051]以光刻阻擋層為掩膜層將窗口區域的第二柵氧化層去除，即使得高壓器件區域的非柵極區域和低壓器件區域的半導體基底的表面露出。S128，形成第一柵氧化層。
[0052]在半導體基底的表面形成第一柵氧化層。在本實施例中，形成的第一柵氧化層的厚度為20?80埃。形成第一柵氧化層后還需要將光刻阻擋層去除。圖8為完成步驟S128后高壓器件區域的結構示意圖。其中，310為第一柵氧化層，312為位于高壓器件區域的柵極區域的第二柵氧化層。
[0053]通過步驟S120進行柵氧化層的制備過程，使得僅在高壓器件區域的柵極區域形成有厚度相對較大的第二柵氧化層312，而在其他區域(高壓器件區域的非柵極區域和低壓器件區域)形成厚度相對較小的第一柵氧化層310。而傳統的制備過程則會在高壓器件區域的整個表面形成具有相對厚度較大的第二柵氧化層。
[0054]S130，形成多晶硅柵以及側墻結構。
[0055]具體地，在低壓器件區域的第一柵氧化層的表面形成第一多晶硅柵以及第一側墻結構，第一側墻結構同時也位于第一多晶硅柵的側面。同時，在高壓器件的第二柵氧化層的表面形成第二多晶硅柵以及第二側墻結構。其中，第二柵氧化層的寬度大于第二多晶硅柵的寬度。在本實施例中，形成的第二柵氧化層的寬度比第二多晶硅柵的寬度寬0.2?I微米，具體尺寸可根據器件特性要求來進行調整。因為高壓器件的第二柵氧化層需要耐受高壓，如果第二柵氧化層不延伸一定尺寸的話，由于光刻工藝對位的偏差，可能會導致第二柵氧化層的邊緣區域的厚度達不到耐壓需求，從而不能滿足高壓器件的耐高壓的要求，導致器件出現問題。在本實施例中，高壓器件的第二側墻結構位于第二多晶硅柵的側壁，且同樣位于第二柵氧化層的表面(即不與第二導電類型雙擴散區表面接觸)。圖9為完成步驟S130后高壓器件區域的結構示意圖。其中314為第二多晶硅柵，316為第二側墻結構。由于低壓器件區域第一多晶硅柵以及第一側墻結構的制備與高壓器件的制備工藝相同，此處不作介紹。
[0056]S140，進行源漏極離子注入形成源漏極引出區。
[0057]對低壓器件區域和高壓器件區域進行源漏極離子注入形成各自的源漏極引出區。圖10為執行步驟S140后的高壓器件區域的結構示意圖。在第二導電類型雙擴散區306進行第二導電類型離子注入形成第二導電類型源漏極引出區318。在第一導電類型阱上且位于溝槽隔離結構304之間的區域進行第一導電類型離子的注入形成第一導電類型源漏極引出區320。
[0058]S150，淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物。
[0059]進行金屬娃化物阻擋層(Silicide Area Block, SAB)淀積，并對淀積形成的金屬硅化物阻擋層進行光刻腐蝕并在源漏極引出區以及多晶硅柵上形成金屬硅化物(Silicide)。具體地，在第一柵氧化層、第一多晶硅柵以及第一側墻結構表面形成第一金屬硅化物阻擋層，并在第二柵氧化層、第二多晶硅柵以及第二側墻結構表面形成第二金屬硅化物阻擋層，并在源漏極引出區、第一多晶硅柵以及第二多晶硅柵上形成金屬硅化物。圖11為完成步驟S150后高壓器件區域的結構示意圖。其中，322為第二金屬硅化物阻擋層，324為金屬硅化物。在本實施例中，高壓器件的金屬硅化物阻擋層位于第二柵氧化層312的表面以及第二側墻結構316和第二多晶硅柵314的部分表面。金屬硅化物324形成于第一導電類型源漏極引出區320、第二導電類型源漏極引出區318以及第二多晶硅柵314上。
[0060]傳統的制備過程，由于在高壓器件區域的表面整面形成了相對厚度較大的第二柵氧化層，在多晶硅(poly)圖形形成之后，需要加一個特殊的層次，用光刻膠把低壓器件區域蓋起來，而把所有高壓器件露出來，再用干法腐蝕把高壓區域的氧化層吃薄，剩余氧化層厚度一般控制在50?150埃。這樣高、低壓器件區域的氧化層厚度差異不超過100埃，后續源漏注入和金屬硅化物形成才不會受到影響，制備過程復雜且成本較高。而在本實施例中，由于在柵氧化層的制備過程中僅高壓器件區域的柵極區域形成有厚度較大的第二柵氧化層312，而在其他區域(高壓器件的非柵極區域和低壓器件區域)則形成厚度較小的第一柵氧化層310，因此，在第二多晶硅柵314以及第二側墻結構316形成后可以直接進行源漏極離子的注入而無需增加單獨的工藝步驟來對高壓器件區域的柵氧化層減薄，簡化了工藝步驟的同時也降低了工藝成本。
[0061]在本實施例中，第一導電類型為P型，第二導電類型為N型，即制備得到的半導體器件包括為NMOS器件。在其他的實施例中，第一導電類型可以為N型，第二導電類型為P型，即制備得到的半導體器件為PMOS器件。
[0062]在本實施例中，還需要進行執行步驟S160。
[0063]S160，淀積層間介質層后進行光刻腐蝕形成通孔，并對所述通孔進行金屬填充。
[0064]在形成的器件表面進行層間介質層(Inter Layer Dielectric，ILD)淀積，并進行光刻腐蝕形成通孔。在形成通孔后對通孔進行金屬填充，并進行相關的后續操作后完成半導體器件的制備。圖12為完成步驟S160后高壓器件區域的結構示意圖。其中，326為層間介質層，328為形成的通孔結構。
[0065]本發明還提供了一種半導體器件，該器件是通過前述實施例中的半導體器件的制備方法獲得的。半導體器件包括:包括低壓器件區域和高壓器件區域的半導體基底；形成于高壓器件區域的非柵極區域和低壓器件區域的第一柵氧化層以及形成于高壓器件區域的柵極區域表面的第二柵氧化層；形成于低壓器件區域的第一柵氧化層表面的第一多晶硅柵以及第一側墻結構；形成于第二柵氧化層表面的第二多晶硅柵以及第二側墻結構，第二柵氧化層的寬度大于第二多晶硅柵的寬度；形成于半導體基底上的源漏極引出區；形成于第一柵氧化層、第一多晶硅柵以及第二側墻結構表面的第一金屬硅化物阻擋層；形成于第二柵氧化層、第二多晶硅柵以及第二側墻結構表面的第二金屬硅化物阻擋層；以及形成于源漏極引出區、第一多晶硅柵以及第二多晶硅柵上的金屬硅化物。在本實施例中，半導體器件制備的低壓器件和高壓器件均為雙擴散型。形成的第二柵氧化層的寬度比第二多晶硅柵的寬度寬0.2?I微米
[0066]圖12為該半導體器件中高壓器件區域的結構示意圖。高壓器件區域包括:襯底302，形成于襯底302上的溝槽隔離結構304以及第一導電類型阱306 ;形成于第一導電類型阱306上的第二導電類型雙擴散區308 ;形成于器件的柵極區域表面的第二柵氧化層312 ;形成于第二柵氧化層312表面的第二多晶硅柵314和第二側墻結構316 ;形成于第二導電類型雙擴散區308上的第二導電類型源漏極引出區318 ;形成于第一導電類型阱304上的第一導電類型源漏極引出區320 ;形成于第二柵氧化層312、第二側墻結構316以及第二多晶硅柵314表面的第二金屬硅化物阻擋層322 ;形成于第二多晶硅柵314、第一導電類型源漏極引出區320以及第二導電類型源漏極引出區318上的金屬硅化物324 ;形成于器件表面的層間介質層326。層間介質層326中形成有通孔328用于填充金屬實現器件的連接。在本實施例中，第一導電類型為P型，第二導電類型為N型。在其他的實施例中，第一導電類型也可以為N型，第二導電類型為P型。圖13為高壓器件區域的結構版圖，其中TO表示有源區，而CNT則表示接觸孔，與通孔328的位置相對應。
[0067]以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。
[0068]以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬于本發明的保護范圍。因此，本發明專利的保護范圍應以所附權利要求為準。
【主權項】
1.一種半導體器件的制備方法，包括步驟: 提供包括低壓器件區域和高壓器件區域的半導體基底； 在所述高壓器件區域的非柵極區域和所述低壓器件區域形成第一柵氧化層并在所述高壓器件區域的柵極區域形成第二柵氧化層；所述第二柵氧化層的厚度大于所述第一柵氧化層的厚度； 在所述低壓器件區域的第一柵氧化層的表面形成第一多晶硅柵以及第一側墻結構并在所述第二柵氧化層的表面形成第二多晶硅柵以及第二側墻結構；所述第二柵氧化層的寬度大于所述第二多晶硅柵的寬度； 進行源漏極離子注入形成源漏極引出區； 淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物。2.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述第二柵氧化層的寬度比所述第二多晶硅柵的寬度大0.2?I微米。3.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述在所述高壓器件區域的非柵極區域和所述低壓器件區域形成第一柵氧化層并在所述高壓器件區域的柵極區域形成第二柵氧化層的步驟具體包括: 在所述半導體基底上形成第二柵氧化層； 在所述第二柵氧化層上形成光刻阻擋層并進行光刻腐蝕以在所述高壓器件區域的非柵極區域和所述低壓器件區域形成窗口； 以所述光刻阻擋層為掩膜層將所述窗口區的第二柵氧化層去除； 在所述半導體基底表面形成第一柵氧化層。4.根據權利要求3所述的半導體器件的制備方法，其特征在于，所述在所述半導體基底表面形成第一柵氧化層的步驟之后還包括:去除所述光刻阻擋層。5.根據權利要求1?4任一所述的半導體器件的制備方法，其特征在于，所述第一柵氧化層的厚度為20?80埃，所述第二柵氧化層的厚度為300?700埃。6.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述淀積金屬硅化物阻擋層后進行光刻腐蝕并形成金屬硅化物的步驟之后還包括步驟: 淀積層間介質層后進行光刻腐蝕形成通孔，并對所述通孔進行金屬填充。7.根據權利要求1所述的半導體器件的制備方法，其特征在于，所述提供包括低壓器件區域和高壓器件區域的半導體基底的步驟包括: 提供襯底； 在所述襯底上制備溝槽隔離結構并進行表面平坦化； 在所述襯底上進行第一導電類型離子注入形成第一導電類型阱； 在所述第一導電類型阱中進行第二導電類型離子的注入形成第二導電類型雙擴散區。8.根據權利要求7所述的半導體器件的制備方法，其特征在于，所述第一導電類型為P型、所述第二導電類型為N型，或者所述第一導電類型為N型、所述第二導電類型為P型。9.一種半導體器件，其特征在于，包括:包括低壓器件區域和高壓器件區域的半導體基底；形成于所述高壓器件區域的非柵極區域和所述低壓器件區域的第一柵氧化層以及形成于所述高壓器件區域的柵極區域的第二柵氧化層；形成于所述低壓器件區域的第一柵氧化層表面的第一多晶硅柵以及第一側墻結構；形成于所述第二柵氧化層表面的第二多晶硅柵以及第二側墻結構；形成于所述半導體基底上的源漏極引出區；形成于所述第一柵氧化層、第一多晶硅柵以及第一側墻結構表面的第一金屬硅化物阻擋層；形成于所述第二柵氧化層、所述第二多晶硅柵以及所述第二側墻結構表面的第二金屬硅化物阻擋層；以及形成于所述源漏極引出區、所述第一多晶硅柵以及所述第二多晶硅柵上的金屬硅化物。10.根據權利要求9所述的半導體器件，其特征在于，所述第二柵氧化層的寬度比所述第二多晶硅柵的寬度大0.2?I微米。
【文檔編號】H01L29/78GK105990421SQ201510048182
【公開日】2016年10月5日
【申請日】2015年1月29日
【發明人】李偉, 郝龍, 金炎, 王德進
【申請人】無錫華潤上華半導體有限公司