薄勢壘增強型AlGaN/GaN高電子遷移率晶體管及其制作方法
【專利摘要】本發明公開了一種薄勢壘增強型AlGaN/GaN高電子遷移率晶體管器件及其制作方法，主要解決現有同類器件擊穿性能差和輸出電流小的問題。其技術方案是：在器件的SiN鈍化層生長工藝中引入自對準技術、利用薄厚SiN鈍化層對溝道的調制作用形成準LDD?HEMT。該器件自下而上包括：襯底，AlN成核層、GaN緩沖層、AlN插入層、AlGaN勢壘層、SiN鈍化層和柵、源、漏電極，其中SiN鈍化層包括兩層，在完成柵極制作之后，先利用柵極的自對準作用淀積第一層SiN鈍化層，然后在柵極與漏極之間靠近漏極區域淀積第二層SiN鈍化層形成準LDD結構。本發明的器件的擊穿電壓和飽和輸出電流高，且制作過程中引入的損傷小。
【專利說明】
薄勢壘増強型AI GaN/GaN高電子遷移率晶體管及其制作方法
技術領域
[0001]本發明屬于半導體器件技術領域，具體涉及一種AlGaN/GaN高電子迀移率晶體管，用于作為高速器件和高頻器件。
【背景技術】
[0002]GaN材料具有良好的電學特性，如寬的禁帶寬度、高擊穿電場、高熱導率、耐腐蝕、抗輻射等，被譽為是繼第一代Ge、Si半導體材料和第二代GaAs、InP化合物半導體材料之后的第三代半導體材料，是制作高頻、高溫、高壓、大功率電子器件和短波長、大功率光電子器件的理想材料。同時由于極化效應，形成AI GaN/GaN異質結時會在異質結界面上產生高濃度的二維電子氣，這些特點決定了AlGaN/GaN HEMT將在微波功率方面有著巨大的應用前景。人們在1991年首次實現了 AlGaN/GaN異質結，并在1993年制作出來了世界上第一只AlGaN/GaN HEMT器件，到目前為止，GaN基HEMT器件已得到了很大的發展。2001年Moon等人制造的SiC襯底AlGaN/GaN HEMT獲得了 10.7W/mm@10GHz和6.6W/mm@20GHz的功率密度。參見文獻Moon J.S.,Micovic M.,Janke P.,Hashimoto P.,et al，“GaN/AlGaN HEMTs operatingat 20GHz with continuous-wave power density>6W/mm”，Electron.Lett，2001，37(8):528。2007年M.Eizo等制造出了輸出功率高達800W02.9?3.3GHz的AlGaN/GaN HEMT器件，其峰值功率可達912W@2.9GHz。參見文獻EizoM,Makoto A.,Arata M.’et al.“An 800-ffAlGaN/GaN HEMT for S-band High-Power Applicat1n”，CS MANTECH Conference,2007:213。2013年Bouzid-Driad等制造的Si襯底AlGaN/GaN HEMT的截止頻率達到206GHz。參見文獻S.Bouzid-Driad，et al.，“AlGaN/GaN HEMTs on Silicon Substrate with 206-GHzFmax”，IEEE Electron Device Letters，2013，34，I，36-38。
[0003]傳統的AlGaN/GaN異質結形成的是耗盡型器件，器件在不加柵壓時就處于導通狀態，需要在柵極上偏置較大的負電壓后，才能將二維電子氣耗盡。然而在當今的集成電路設計中，耗盡型器件存在諸多不便。同時，實現增強型器件以消除負偏壓的電路設計，使得電路簡單化，減少電路的設計復雜程度和制備成本，對于大規模微波射頻電路應用來說，意義十分重大。由于GaN中P型摻雜的難度很大，所以國際上主要把注意力放在η型增強型器件的研制上，現有的實現GaN基增強型器件的方案如下:
[0004]現有方案I
[0005]Khan等人利用薄勢皇結構制備了第一只GaN基增強型器件。器件勢皇層厚度為10nm，柵長Ιμπι，柵寬150μπι，閾值電壓約為0.05V，最大跨導為23mS/mm。參見文獻M.AsifKhan，Q.Chen，C.J.Sun，et al., Enhancement and deplet1n mode GaN/AlGaNheterostructure field effect transistors,Appl.Phys.Lett.,V0I68,January 1996。這種增強型器件的不足是:勢皇層較薄，溝道載流子濃度較低，器件的飽和電流較小。
[0006]現有方案2
[0007]Moon和Wong等人采用槽柵刻蝕技術制備增強型器件，器件槽柵長0.2μπι，總柵長
0.85口111，柵寬為20(^111。器件閾值電壓剛好為0￥，最大跨導為851113/111111，最大飽和電流為0.1八/mm，截止頻率為25GHz。參見文獻Jeong S.Moon ,Danny Wong , Tahir Hussain , et al.,Submicron Enhancement-mode AlGaN/GaN HEMTs,60th Device Research Conf.,SantaBarbara，CA，USA，2002，pp: 23-24。這種增強型器件的不足是:工藝復雜，刻蝕深度不易精準控制，制造出來的器件一致性差，而且效率較低，不易制備大規模集成電路。
[0008]現有方案3
[0009]2005年蔡勇等人首次采用F等離子體處理的方式實現了增強型AlGaN/GaN HEMT器件，器件的柵長Ιμπι，源柵間距為lMi，柵漏間距為2μπι，在柵下區域的AlGaN勢皇層中注入F離子。增強型器件的閾值電壓為0.9V，最大跨導為148mS/mm，最大輸出電流為313mA/mm。參見文南犬Yong Cai,Yugang Zhou,Kevin J.Chen,et al.,High-Performance Enhancement-Mode AlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment, IEEE electrondevice Ietters1Vol.26,N0.7, July 2005。這種增強型器件的不足是:可靠性差，F等離子體處理時容易引發晶格損傷，F離子在高溫高場條件下容易在勢皇層中擴散，使得器件工作不穩定。
[0010]現有方案4
[0011]2007年Uemoto等人采用柵上pn結結構研制GaN基增強型器件，利用pn結的耗盡作用使溝道載流子耗盡，器件閾值電壓為IV，最大飽和電流為200mA/mm，最大跨導為70mS/mm。參見文南犬Y.Uemoto，M.Hikita，H.Ueno，et al.,Gate Inject1n Transistor(GIT)-ANormally-Off AlGaN/GaN Power Transistor Using Conductivity Modulat1n, IEEETrans on Electron Devices，Vol.54 ,December 2007，pp: 3393-3399。這種增強型器件的不足是:柵控能力差，器件的溝道和柵極金屬距離較遠，減弱了柵極對溝道的控制能力，跨導和飽和輸出電流較小。

【發明內容】

[0012]本發明目的在于克服上述已有技術的缺點，提出一種薄勢皇增強型AlGaN/GaN高電子迀移率晶體管及其制作方法，以改善器件內部電場的分布情況，提高器件的柵極擊穿電壓、飽和輸出電流和頻率特性，提高器件的制作精度，減少制作過程中引入的損傷。
[0013]為實現上述目的，本發明薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，自下而上包括:襯底、AlN成核層、GaN緩沖層、AlN插入層、AlGaN勢皇層和源、柵、漏電極，電極之間設有SiN鈍化層，其特征在于:
[0014]柵極與漏極之間的SiN鈍化層為兩層，且第二層SiN鈍化層一側靠近漏極，另一側與柵極之間的間距R為柵極和漏極間距的1 %?50 % ;
[0015]第一層SiN鈍化層的厚度為I?2nm;
[0016]AlGaN勢皇層的厚度為3?10nm。
[0017]為實現上述目的，本發明制作薄勢皇增強型AlGaN/GaN高電子迀移率晶體管的方法，包括如下步驟:
[0018]I)在襯底上利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE生長厚度為50?10nm的AlN成核層；
[0019]2)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在AlN成核層表面外延生長厚度為I?2μπι的GaN緩沖層；
[0020] 3)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在GaN緩沖層表面上外延生長厚度為I?2nm的AlN插入層；
[0021 ] 4)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在AlN插入層表面上外延生長AlGaN勢皇層，其中AlGaN勢皇層的厚度為3?10nm，Al組分為20%?50%;
[0022]5)利用Cl基反應等離子體刻蝕RIE或Cl基電感耦合等離子體刻蝕ICP進行臺面刻蝕，形成臺面隔離，刻蝕深度為100?200nm;
[0023]6)利用光刻技術在AlGaN勢皇層上形成源、漏電極區域窗口，并采用電子束蒸發工藝蒸發歐姆接觸金屬，經過剝離、退火后形成器件的源、漏電極；
[0024]7)利用光刻技術在源極和漏極之間的AlGaN勢皇層上形成柵電極區域窗口，并采用電子束蒸發工藝蒸發柵金屬，經過剝離后形成器件的柵電極；
[0025]8)利用柵電極的自對準作用和催化化學氣相淀積Cat-CVD工藝，在源極與柵極之間、柵極與漏極之間的AlGaN勢皇層表面上淀積第一層厚度為I?2nm的SiN鈍化層；
[0026]9)利用光刻技術和催化化學氣相淀積Cat-CVD工藝，在柵極與漏極之間靠近漏極區域的第一層SiN鈍化層上淀積厚度為2?3nm的第二層SiN鈍化層，完成器件制作。
[0027]本發明與現有技術相比具有如下優點:
[0028]1.本發明針對薄勢皇增強型器件，采用柵電極的自對準作用，在柵電極生成之后再進行SiN層的淀積，實現增強型器件的同時，避免了先淀積鈍化層后制作柵電極造成的刻蝕損傷和對準誤差，提高了器件的制造精度。
[0029]2.本發明利用SiN鈍化層對薄勢皇增強型器件溝道處的二維電子氣密度的調制作用，采用較薄的第一層SiN鈍化層，使得溝道處靠近柵電極的位置具有較低的二維電子氣密度和電場強度，提高了增強型器件的柵電極擊穿電壓。
[0030]3.本發明利用SiN鈍化層對薄勢皇增強型器件溝道處的二維電子氣密度的調制作用，通過在柵、漏極之間靠近漏極區域增加第二層SiN鈍化層形成準LDD結構，使得第二層SiN鈍化層所在區域的溝道內具有較高的二維電子氣密度和電場強度，提高了器件的飽和輸出電流。
[0031]4.本發明利用SiN鈍化層對薄勢皇增強型器件溝道處的二維電子氣密度的調制作用，通過薄厚不同的SiN鈍化材料在柵漏極之間形成準LDD結構的鈍化層，使得柵漏極之間的溝道處不同位置的二維電子氣密度不同，在開啟瞬間器件電流的變化為漸變而非突變過程，進一步改善了增強型器件的擊穿特性。
【附圖說明】
[0032]圖1是本發明的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管的剖面結構示意圖。
[0033]圖2是本發明制作圖1器件的流程圖。
[0034]圖3是本發明制作圖1器件的工藝示意圖。
【具體實施方式】
[0035]下面結合附圖和實施例對本發明作進一步說明。
[0036]參照圖1，本發明的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，包括:襯底1、AlN成核層2、GaN緩沖層3、A1N插入層4、AlGaN勢皇層5和源、柵、漏電極，電極之間設有鈍化層。其中，襯底I為藍寶石或者SiC，襯底I上是厚度為50?10nm的AlN成核層2，A1N成核層2上是I?2μπι厚的GaN緩沖層3，GaN緩沖層3上是I?2nm厚的AlN插入層4，A1N插入層4上是3?1nm厚且Al組分為20%?50%的AlGaN勢皇層5，在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層5上為I?2nm厚的第一層SiN鈍化層6，在柵極與漏極之間的第一層SiN鈍化層6上為2?3nm厚的第二層SiN鈍化層7，第二層SiN鈍化層7的一側靠近漏極，另一側與柵極之間的間距R為柵極與漏極間距的1 %?50 %。
[0037]制作上述器件的關鍵技術，一方面在于形成增強型器件的源、漏電極后，先采用電子束蒸發工藝制作柵電極，再利用柵電極的自對準作用，在源電極與柵電極之間、柵電極與漏電極之間生長I?2nm的第一層SiN鈍化層；另一方面在于通過SiN鈍化層調制薄勢皇增強型器件溝道處的二維電子氣密度，采用較薄的第一層SiN鈍化層，使得溝道處近柵極位置的二維電子氣密度和電場強度較低，同時在柵漏極之間近漏極區域增加第二層SiN鈍化層，使得溝道處近漏極位置的二維電子氣密度和電場強度較高，保證增強型器件具有較高的漏極電流，并且改善了溝道處電場的分布和電流的變化趨勢，增強了器件的擊穿特性。
[0038]參照圖2，本發明給出制作上述器件的如下三種實施例:
[0039]實施例1，制作襯底為藍寶石、第一層SiN鈍化厚度為2nm、第二層SiN鈍化厚度為2nm、AlGaN勢皇層厚度為3nm的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管。
[0040]步驟I，利用金屬氧化物化學氣相淀積MOCVD工藝，在藍寶石襯底上生長厚度為20nm的AlN成核層。
[0041](Ia)將藍寶石襯底放入金屬氧化物化學氣相淀積MOCVD設備的反應室中；將反應室中的真空度降低為I X 1-2Torr，對藍寶石襯底進行高溫熱處理和表面氮化處理，處理條件為:NH3氣體流量為1500sccm，H2氣體流量為1500sccm，加熱溫度為1050°C，加熱時間為5min，壓強保持為40Torr ；
[0042](Ib)在藍寶石襯底上生長20nm厚的A1N，作為成核層，生長的工藝條件為:溫度為900°C，NH3氣體流量為1500sccm，H2氣體流量為1500sccm，鋁源流量為50ymol/min，壓強為40Torro
[0043]步驟2，利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN成核層上生長Ιμπι厚的GaN緩沖層，生長的工藝條件為:溫度為9000C，壓強保持為40Torr，冊3氣體流量為1500SCCm，H2氣體流量為1500sccm，鎵源流量為200ymol/mino
[0044]步驟3，利用金屬氧化物化學氣相淀積MOCVD工藝，在GaN緩沖層上生長1.5nm厚的AlN插入層，生長的工藝條件為:溫度為900 °C，壓強保持為40Torr，NH3氣體流量為1500sccm，H2 氣體流量為 1500sccm，招源流量為 50ymol/min。
[0045]步驟4，利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN插入層上生長3nm厚的AlGaN勢皇層，其中Al組分為20%，生長的工藝條件為:溫度為900 V，壓強保持為40Torr，NH3氣體流量為1500sccm，H2氣體流量為1500sccm，鎵源流量為28ymol/min，鋁源流量為5.8μmol/min。
[0046]以上步驟I?4結果如圖3(b)所示。
[0047]步驟5，臺面刻蝕。
[0048](5a)在步驟4得到的基片表面上涂膠、并在甩膠臺上以3500轉/min的轉速甩膠，得到厚度為0.9μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成臺面區域掩膜圖形；
[0049](5b)利用反應等離子體刻蝕RIE對做好掩膜后的基片進行刻蝕，刻蝕深度為150nm，得到隔離臺面，刻蝕的工藝條件為:反應氣體為C12，C12氣體流量為Hsccm，壓強為I OmTorr，功率為10W，刻蝕時間為4min。
[0050]步驟6，在AlGaN勢皇層上制作器件的源、漏電極。
[0051](6a)在步驟5得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成源、漏區域掩膜圖形；
[0052](6b)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發22nm Tia40nm Al、55nm N1、45nm Au得到源、漏極金屬；
[0053](6c)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的源、漏電極，然后在870 °C的溫度下快速熱退火40s。
[0054]以上步驟5?6結果如圖3(c)所示。
[0055]步驟7，在源、漏電極之間的AlGaN勢皇層上制作器件的柵電極。
[0056](7a)在步驟6得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成柵電極區域圖形；
[0057](7b)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發45nm N1、200nm Au、20nm Ni得到柵金屬；
[0058](7c)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的柵電極，如圖3(d)所示。
[0059]步驟8，利用催化化學氣相淀積Cat-CVD工藝及柵極的自對準作用，在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層上生長第一層厚度為2nm的SiN鈍化層，如圖3(e)所示；
[0060]淀積的工藝條件為:含2%SiH4的N2氣體流量為200sccm，NH3氣體流量為3sccm，He氣體流量為900sccm，壓強為30mTorr，溫度為250°C。
[0061]步驟9，利用催化化學氣相淀積Cat-CVD工藝，在柵極與漏極之間的第一層SiN鈍化層上生長厚度為2nm的第二層SiN鈍化層。
[0062](9a)在步驟8得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影得到第二層SiN鈍化層區域掩膜圖形，其中第二層SiN鈍化層區域掩膜圖形的一側靠近漏極，另一側與柵極的間距為柵漏間距的20% ;
[0063](9b)利用催化化學氣相淀積Cat-CVD工藝在做好掩膜的基片表面上淀積2nm厚的SiN鈍化材料。淀積的工藝條件為:含2%51取的％氣體流量為2008(^111，1^3氣體流量為3sccm，He氣體流量為900sccm，壓強為30mTorr，溫度為250°C。
[0064](9c)利用剝離工藝去除掩膜層及其上面的SiN，得到柵極與漏極之間的第二層SiN鈍化層，完成器件制作，如圖3 (f)所示。
[0065]實施例2，制作襯底為SiC、第一層SiN鈍化厚度為1.5nm、第二層SiN鈍化厚度為2.511111^16&~勢皇層厚度為511111的薄勢皇增強型416&~/6&~高電子迀移率晶體管。
[0066]步驟一，在SiC襯底上生長AlN成核層。
[0067](1.1)將SiC襯底放入金屬氧化物化學氣相淀積MOCVD設備的反應室中；將反應室中的真空度降低為I X 10—2Torr,對SiC襯底進行高溫熱處理和表面氮化處理，處理的條件與實施例1中的步驟(Ia)的處理的條件相同。
[0068](1.2)利用金屬氧化物化學氣相淀積MOCVD工藝在SiC襯底上淀積生長20nm厚的A1N，作為成核層，工藝條件與實施例1中的步驟(Ib)的工藝條件相同。
[0069]步驟二，生長GaN緩沖層。
[0070]利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN成核層上生長Ιμπι厚的GaN緩沖層，生長的工藝條件與實施例1中的步驟2工藝條件相同。
[0071]步驟三，生長AlN插入層。
[0072]利用金屬氧化物化學氣相淀積MOCVD工藝，在GaN緩沖層上生長1.5nm厚的AlN插入層，生長的工藝條件與實施例1中的步驟3工藝條件相同。
[0073]步驟四，生長AlGaN勢皇層。
[0074]利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN插入層上生長5nm厚的AlGaN勢皇層，其中Al組分為30%，生長的工藝條件為:溫度為9000C，壓強保持為40Torr，NH3氣體流量為1500sccm，H2氣體流量為1500sccm，鎵源流量為28ymol/min，招源流量為lOymol/min。
[0075]步驟五，臺面刻蝕。
[0076](5.1)在步驟四得到的基片表面上涂膠、并在甩膠臺上以3500轉/min的轉速甩膠，得到厚度為0.9μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影形成臺面區域掩膜圖形；
[0077](5.2)利用反應等離子體刻蝕RIE對做好掩膜后的基片進行刻蝕，刻蝕深度為150nm，形成隔離臺面，刻蝕的工藝條件與實施例1中步驟(5b)的工藝條件相同。
[0078]步驟六，制作器件的源、漏電極。
[0079](6.1)在步驟五得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影形成源、漏區域掩膜圖形；
[0080](6.2)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發22nm Ti ,HOnmAl、55nm N1、45nm Au得到源、漏極金屬；
[0081](6.3)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的源、漏電極，然后在870 °C的溫度下快速熱退火40s。
[0082]步驟七，制作器件的柵電極。
[0083](7.1)在步驟六得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影形成柵電極區域掩膜圖形；
[0084](7.2)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發45nm N1、200nmAu、20nm Ni得到柵金屬；
[0085](7.3)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的柵電極。
[0086]步驟八，淀積第一層SiN鈍化層。
[0087]利用催化化學氣相淀積Cat-CVD工藝及柵極的自對準作用，在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層上淀積第一層厚度為1.5nm的SiN鈍化層。淀積工藝條件與實施例1中的步驟(8)的工藝條件相同。
[0088]步驟九，淀積第二層SiN鈍化層。
[0089](9.1)在步驟八得到的基片表面上涂膠、并在甩膠臺上以2000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影得到第二層SiN鈍化層區域掩膜圖形，其中第二層SiN鈍化層區域圖形的一側靠近漏極，另一側與柵極的間距為柵漏間距的20% ;
[0090](9.2)利用催化化學氣相淀積Cat-CVD工藝在做好掩膜的基片表面上淀積2.5nm厚的SiN鈍化材料，淀積工藝條件與實施例1中的步驟(9b)的工藝條件相同。
[0091](9.3)利用剝離工藝去除掩膜層及其上面的SiN，得到柵極與漏極之間的第二層SiN鈍化層，完成器件制作。
[0092]實施例3，制作襯底為藍寶石、第一層SiN鈍化厚度為lnm、第二層SiN鈍化厚度為3nm、AlGaN勢皇層厚度為1nm的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管。
[0093]步驟A，在SiC襯底上生長AlN成核層。
[0094](Al)將SiC襯底放入金屬氧化物化學氣相淀積MOCVD設備的反應室中；將反應室中的真空度降低為I X 10—2Torr,對SiC襯底進行高溫熱處理和表面氮化處理，處理的條件與實施例I中的步驟(Ia)的處理的條件相同。
[0095](A2)利用金屬氧化物化學氣相淀積MOCVD工藝在SiC襯底上淀積生長20nm厚的A1N，作為成核層，工藝條件與實施例1中的步驟(Ib)的工藝條件相同。
[0096]步驟B，在AlN成核層生長GaN緩沖層。
[0097]利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN成核層上生長Ιμπι厚的GaN緩沖層，生長的工藝條件與實施例1中的步驟2工藝條件相同。
[0098]步驟C，在GaN緩沖層生長AlN插入層。
[0099]利用金屬氧化物化學氣相淀積MOCVD工藝，在GaN緩沖層上生長1.5nm厚的AlN插入層，生長的工藝條件與實施例1中的步驟3工藝條件相同。
[0100]步驟D，在AlN插入層生長AlGaN勢皇層。
[0101]利用金屬氧化物化學氣相淀積MOCVD工藝，在AlN插入層上生長1nm厚的AlGaN勢皇層，其中Al組分為50 %，生長的工藝條件為:溫度為9000C，壓強保持為40Torr，NH3氣體流量為1500sccm，H2氣體流量為1500sccm，鎵源流量為29ymol/min，招源流量為24ymol/min。
[0102]步驟E，臺面刻蝕。
[0103](El)在步驟D得到的基片表面上涂膠、并在甩膠臺上以3500轉/min的轉速甩膠，得到厚度為0.9μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成臺面區域掩膜圖形；
[0104](E2)利用反應等離子體刻蝕RIE對做好掩膜后的基片進行刻蝕，刻蝕深度為150nm，形成隔離臺面，刻蝕的工藝條件與實施例1中步驟(5b)的工藝條件相同。
[0105]步驟F，在AlGaN勢皇層上制作器件的源、漏電極。
[0106](Fl)在步驟E得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成源、漏區域掩膜圖形；
[0107](F2)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發22nm Tia40nm Al、55nm N1、45nm Au得到源、漏極金屬；
[0108](F3)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的源、漏電極，然后在800°C的溫度下退火5min。
[0109]步驟G，在AlGaN勢皇層上制作器件的柵電極。
[0110](Gl)在步驟F得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110Γ的條件下烘烤lmin，通過光刻和顯影形成柵電極區域掩膜圖形；
[0111](G2)利用電子束蒸發設備在做好掩膜的基片表面上依次蒸發45nm N1、200nm Au、20nm Ni得到柵金屬；
[0112](G3)利用剝離工藝去除掩膜層及其上面的金屬層，得到器件的柵電極。
[0113]步驟H，在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層上淀積第一層SiN鈍化層。
[0114]利用催化化學氣相淀積Cat-CVD工藝及柵極的自對準作用，在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層上淀積第一層厚度為Inm的SiN鈍化層。淀積工藝條件與實施例I中的步驟(8)的工藝條件相同。
[0115]步驟I，在柵極與漏極之間的第一層SiN鈍化層上淀積第二層SiN鈍化層。
[0116](Il)在步驟H得到的基片表面上涂膠、并在甩膠臺上以5000轉/min的轉速甩膠，得到厚度為0.8μπι的光刻膠掩膜，然后在溫度為110°C的條件下烘烤lmin，通過光刻和顯影得到第二層SiN鈍化層區域掩膜圖形，其中第二層SiN鈍化層區域掩膜圖形的一側靠近漏極，另一側與柵極的間距為柵漏間距的20% ;
[0117](12)利用催化化學氣相淀積Cat-CVD工藝在做好掩膜的基片表面上淀積3nm厚的SiN鈍化材料，淀積工藝條件與實施例1中的步驟(9b)的工藝條件相同。
[0118](13)利用剝離工藝去除掩膜層及其上面的SiN，得到柵極與漏極之間的第二層SiN鈍化層，完成器件制作。
【主權項】
1.一種薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，自下而上包括: 襯底(I)、A1N成核層⑵、GaN緩沖層⑶、AlN插入層⑷、AlGaN勢皇層(5)和源、柵、漏電極，電極之間設有SiN鈍化層(6)，其特征在于: 柵極與漏極之間的SiN鈍化層為兩層，且第二層SiN鈍化層(7)—側靠近漏極，另一側與柵極之間的間距R為柵極和漏極間距的1 %?50 % ; 第一層SiN鈍化層(6)的厚度為I?2nm; AlGaN勢皇層(5)的厚度為3?10nm。2.根據權利要求1所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，其特征在于:襯底(I)的材料為藍寶石或SiC。3.根據權利要求1所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，其特征在于:GaN鈍化層(3)的厚度為I?2μπι。4.根據權利要求1所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，其特征在于:AlN插入層(4)的厚度為I?2nm。5.根據權利要求1所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，其特征在于:AlGaN勢皇層(5)的Al組分為20%?50%。6.根據權利要求1所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管，其特征在于:第二層SiN鈍化層(7)的厚度為2?3nm。7.—種薄勢皇增強型AlGaN/GaN高電子迀移率晶體管的制作方法，包括: 1)在襯底上利用金屬氧化物化學氣相淀積MOCVD或分子束外延Mffi生長厚度為50?10nm的AlN成核層； 2)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在AlN成核層表面外延生長厚度為I?2μπι的GaN緩沖層； 3)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在GaN緩沖層表面上外延生長厚度為I?2nm的AlN插入層； 4)利用金屬氧化物化學氣相淀積MOCVD或分子束外延MBE在AlN插入層表面上外延生長AlGaN勢皇層，其中AlGaN勢皇層的厚度為3?10nm，Al組分為20%?50%; 5)利用Cl基電感耦合等離子體刻蝕ICP或Cl基反應等離子體刻蝕RIE進行臺面刻蝕，形成臺面隔離，刻蝕深度為100?200nm; 6)利用光刻技術在AlGaN勢皇層上形成源、漏電極區域窗口，并采用電子束蒸發工藝蒸發歐姆接觸金屬，經過剝離、退火后形成器件的源、漏電極； 7)利用光刻技術在源極和漏極之間的AlGaN勢皇層上形成柵電極區域窗口，并采用電子束蒸發工藝蒸發柵金屬，經過剝離后形成器件的柵電極； 8)利用柵電極的自對準作用和催化化學氣相淀積Cat-CVD工藝，在源極與柵極之間、柵極與漏極之間的AlGaN勢皇層表面上淀積第一層厚度為I?2nm的SiN鈍化層； 9)利用光刻技術和催化化學氣相淀積Cat-CVD工藝，在柵極與漏極之間的第一層SiN鈍化層上淀積厚度為2?3nm的第二層SiN鈍化層，完成器件制作。8.根據權利要求7所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管的制作方法，其中步驟(8)和步驟(9)中的催化化學氣相淀積Cat-CVD工藝，是以SiH4為Si源，以冊13為咐原，以鎢絲為熱源和催化劑，在250?300°C溫度下進行SiN鈍化層淀積。9.根據權利要求7所述的薄勢皇增強型AlGaN/GaN高電子迀移率晶體管的制作方法，其中步驟(8)中淀積SiN鈍化層時運用了自對準技術，先制作柵電極，并利用柵電極的掩蔽作用，直接在源極與柵極之間和柵極與漏極之間的AlGaN勢皇層上淀積SiN鈍化層。
【文檔編號】H01L21/335GK105931999SQ201610255919
【公開日】2016年9月7日
【申請日】2016年4月22日
【發明人】曹艷榮, 何文龍, 張亞松, 李鵬, 戴 峰, 馬曉華, 郝躍, 鄭雪峰, 呂玲, 習鶴, 楊眉, 毛維, 許晟瑞
【申請人】西安電子科技大學