改進的晶體管溝道的制作方法
【技術領域】
[0001]本發明涉及集成電路器件，更具體地，涉及改進的晶體管溝道。
【背景技術】
[0002]在過去的幾十年間，半導體集成電路(IC)工業已經經歷了快速增長。半導體材料和設計中的技術進步已經產生了越來越小和越來越復雜的電路。隨著與處理和制造相關的技術也已經經歷了技術進步，這些材料和設計進步已經變得可能。由于最小組件的尺寸減小，已經出現了許多挑戰。例如，已經引入諸如鰭式場效應晶體管(FinFET)的三維晶體管。雖然現有的器件和制造器件的方法通常已經能夠滿足它們的預期目的，但是它們不是在所有方面都已經完全令人滿意。例如，在包括具有FinFET的半導體器件的發展中，有效柵極長度的限制出現了挑戰。期望在這個領域具有改進。

【發明內容】

[0003]為了解決現有技術中存在的問題，本發明的實施例提供了一種晶體管器件，包括:襯底，具有第一區和第二區；第一半導體材料的第一半導體層，具有位于所述第一區上方的第一部分和位于所述第二區上方的第二部分，所述第一部分與所述第二部分分隔開；第二半導體材料的第二半導體層，位于所述第一半導體層的所述第二部分上方；第一導電類型的第一晶體管，所述第一晶體管設置在所述第一區內并且具有形成在所述第一半導體層中的第一組源極/漏極區；以及第二導電類型的第二晶體管，所述第二晶體管設置在所述第二區內并且具有形成在所述第二半導體層中的第二組源極/漏極區；其中，所述第二導電類型不同于所述第一導電類型，并且所述第二半導體材料不同于所述第一半導體材料。
[0004]根據本發明的另一實施例，提供了一種晶體管器件，包括:柵極器件；源極區，具有指向所述柵極器件下方的溝道的頂點；以及漏極區，具有指向所述溝道的頂點；其中，所述源極區的頂點處的尖端和所述漏極區的頂點處的尖端均包括超晶格結構。
[0005]根據本發明的又一實施例，提供了一種用于制造半導體器件的方法，所述方法包括:提供包括襯底和第一半導體材料層的第一晶圓；將所述第一晶圓接合至第二晶圓，所述第二晶圓包括犧牲層和第二半導體材料層；去除所述犧牲層；圖案化接合的晶圓以產生第一結構和第二結構；從所述第一結構去除第二半導體材料；在所述第一結構的第一半導體材料中形成第一類型的晶體管；以及在所述第二結構的所述第二半導體材料中形成第二類型的晶體管。
【附圖說明】
[0006]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0007]圖1是根據本文中描述的原理的一個實例的示出用于制造半導體器件的示例性方法的流程圖。
[0008]圖2至圖6示出了根據本文中描述的原理的一個實例的處于圖1的方法中描述的各制造階段的示例性半導體器件的截面圖。
[0009]圖7A至圖7H是根據本文中描述的原理的一個實例的示出用于形成晶體管器件的嵌入式溝道的示例性工藝的圖。
[0010]圖8是根據本文中描述的原理的一個實例的示出具有較高摻雜劑濃度的示例性尖端的圖。
[0011]圖9是根據本文中描述的原理的一個實例的示出具有超晶格結構的示例性尖端的圖。
[0012]圖10是根據本文中描述的原理的一個實例的示出用于形成具有改進的溝道的晶體管的示例性方法的流程圖。
【具體實施方式】
[0013]以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0014]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0015]可以從本申請的一個或多個實施例受益的半導體器件的實例是半導體器件。例如，半導體器件可以是包括P型金屬氧化物半導體(PMOS)器件和N型金屬氧化物半導體(NMOS)器件的互補金屬氧化物半導體(CMOS)器件。以下公開內容將繼續以半導體器件實例來說明本申請的各個實施例。然而，應該理解，除非特別聲明，否則本申請不應限于特定類型的器件。
[0016]圖1是根據本發明的各方面的制造一個或多個半導體器件的方法100的一個實例的流程圖。舉例來說，下面參照圖2至圖6中示出的半導體器件200詳細地討論方法100。
[0017]參照圖1和圖2，方法100開始于步驟102，提供襯底210。襯底210可以是塊狀硅襯底。可選地，襯底210可以包括元素半導體，諸如晶體結構的硅或鍺；化合物半導體，諸如硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；或它們的組合。可能的襯底210也包括絕緣體上硅(SOI)襯底。使用注氧隔離(snrox)、晶圓接合和/或其他合適的方法制造SOI襯底。
[0018]取決于本領域已知的設計需求，襯底210可以包括多個摻雜區。摻雜區可以摻雜有諸如硼或P型摻雜劑；諸如磷或砷的η型摻雜劑；或它們的組合。可以以P阱結構、N阱結構、雙阱結構或使用凸起的結構在襯底210上直接形成摻雜區。襯底210還可以包括多個有源區，諸如配置為用于N型金屬氧化物半導體晶體管器件的區域和配置為用于P型金屬氧化物半導體晶體管器件的區域。
[0019]對于FinFET，襯底210可以包括由包括各種沉積、光刻和/或蝕刻工藝的任何合適的工藝形成的多個鰭。例如，通過圖案化和蝕刻襯底210形成鰭。
[0020]襯底210可以包括隔離區212以隔離襯底210的有源區。可以使用諸如淺溝槽隔離(STI)的傳統的隔離技術形成隔離區212以限定并且電隔離各個區域。隔離區212包括氧化硅、氮化硅、氮氧化硅、氣隙、其他合適的材料或它們的組合。通過任何合適的工藝形成隔離區212。作為一個實例，STI的形成包括光刻工藝、蝕刻工藝以在襯底中蝕刻溝槽(例如，通過使用干蝕刻和/或濕蝕刻)以及沉積以用一種或多種介電材料填充溝槽(例如，通過使用化學汽相沉積工藝)ο如在本實施例中，可以部分地填充溝槽，其中，保留在溝槽之間的襯底形成鰭結構。在一些實例中，填充的溝槽可以具有多層結構，諸如填充有氮化硅或氧化硅的熱氧化物襯墊層。
[0021]再次參照圖1和圖2，方法100進行至步驟104，在襯底210上方形成第一柵極堆疊件220，第一柵極堆疊件220包裹在FinFET中的鰭的部分上方，并且沿著第一柵極堆疊件220的側壁形成柵極間隔件225。第一柵極堆疊件220可以包括介電層和柵電極層。可以通過包括沉積、光刻圖案化和蝕刻工藝的工序形成第一柵極堆疊件220。沉積工藝可以包括化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)或其他合適的工藝。光刻圖案化工藝可以包括光刻膠涂布(例如，旋涂)、軟烘烤、掩模對準、曝光、曝光后烘烤、顯影光亥嫌、沖洗、干燥(例如，硬烘烤)、其他合適的工藝和/或它們的組合。蝕刻工藝包括干蝕亥Ij、濕蝕刻和/或其他蝕刻方法。
[0022]在本實施例中，第一柵極堆疊件220是偽柵極堆疊件并且之后由第二柵極堆疊件代替。偽柵極堆疊件220可以包括介電層和多晶硅層。
[0023]柵極間隔件225包括諸如氧化硅的介電材料。可選地，柵極間隔件225可以包括氮化硅、碳化硅、氮氧化硅或它們的組合。可以通過在第一柵極堆疊件220上方沉積介電材料以及然后各向異性地回蝕刻該介電材料來形成柵極間隔件225。
[0024]參照圖1和圖3，方法100進行至步驟106，去除位于第一柵極堆疊件220兩側的襯底210的部分(包括鰭的部分)以形成凹槽230A和230B (共同地稱為凹槽230)。在示出的實施例中，在場效應晶體管205的源極區和漏極區中形成凹槽230，從而使得第一柵極堆疊件220設置于凹槽230之間。它們稱為源極凹槽230A和漏極凹槽230B。凹進工藝可以包括干蝕刻