溝槽柵功率器件的制造方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造方法，特別是涉及一種溝槽柵功率器件的制造方法。
【背景技術】
[0002]如圖1A至圖1F所示，是現有溝槽柵功率器件的制造方法各步驟中的器件結構示意圖；包括如下步驟:
[0003 ]步驟一、如圖1A所示，在娃襯底1I上淀積硬質掩模層102。
[0004]如圖1B所示，采用光刻工藝定義出柵極形成區域，采用刻蝕工藝將所述柵極形成區域外的所述硬質掩模層102去除。
[0005]步驟二、如圖1B所示，以刻蝕后的所述硬質掩模層102為掩模對所述硅襯底101進行刻蝕形成溝槽103。
[0006]步驟三、如圖1C所示，淀積柵介質層如柵氧化層104。
[0007]步驟四、如圖1C所示，淀積多晶硅柵105。
[0008]步驟五、如圖1D所示，進行多晶硅回刻將位于所述溝槽103外部的所述多晶硅柵105去除。
[0009]步驟六、如圖1E所示，進行體區注入在所述硅襯底表面形成體區106，體區106—般由阱區組成，或者稱為基區。被所述多晶硅柵105側面覆蓋的所述體區106表面用于形成溝道。
[0010]步驟七、如圖1E所示，進行重摻雜的源注入在所述體區106表面形成源區107。
[0011]步驟十二、如圖1E所示，在所述硅襯底正面形成層間膜108。
[0012]如圖1F所示，形成接觸孔109和正面金屬層110，對所述正面金屬層110進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔109和所述源區107接觸，所述柵極通過接觸孔109和所述多晶硅柵105接觸。
[0013]步驟十三、對所述硅襯底101背面進行減薄并形成重摻雜的漏區，在所述漏區的背面形成背面金屬層作為漏極。
[0014]由上面描述可知，現有方法中溝槽103的底部和側壁位置處所述多晶硅柵105都是通過柵介質層104和硅襯底101中的硅隔離。也即柵介質層104在溝槽103的內部表面各位置處的厚度均一。而為了降低器件的閾值電壓，需要減少柵介質層104的厚度;而當柵介質層104的厚度減少后，多晶硅柵105和底部的硅之間隔離的柵介質層104的厚度也會隨之減少，多晶硅柵105和底部的硅之間柵介質層104的厚度的減少會使得柵電荷(Qg)增加，降低器件的性能。其中柵電荷為使MOSFET的柵極電壓開啟到一定電壓而需要從柵極輸入的電荷量；柵電荷越低，器件的性能越好。而現有方法中采用厚度均勻的柵介質層104，使得閾值電壓和柵電荷之間對柵介質層104的厚度要求互相矛盾，限制了器件的應用范圍。

【發明內容】

[0015]本發明所要解決的技術問題是提供一種溝槽柵功率器件的制造方法，能降低器件的柵電荷，擴展器件的應用范圍。
[0016]為解決上述技術問題，本發明提供的溝槽柵功率器件的制造方法包括如下步驟:
[0017]步驟一、提供一硅襯底，在所述硅襯底表面形成硬質掩模層，采用光刻工藝定義出柵極形成區域，采用刻蝕工藝將所述柵極形成區域外的所述硬質掩模層去除。
[0018]步驟二、以刻蝕后的所述硬質掩模層為掩模對所述硅襯底進行刻蝕形成溝槽。
[0019]步驟三、淀積第一介質層，所述第一介質層覆蓋在所述溝槽的底部表面和側面。
[0020]步驟四、淀積第一多晶硅層，所述第一多晶硅層將形成有所述第一介質層的所述溝槽完全填充并延伸到所述溝槽外部。
[0021]步驟五、進行多晶硅回刻將位于所述溝槽外部的所述第一多晶硅層去除。
[0022]步驟六、以所述溝槽的側面的硅和所述第一多晶硅層為自對準邊界對所述第一介質層進行自對準刻蝕，所述自對準刻蝕將位于所述溝槽頂部的所述第一介質層去除、位于所述溝槽底部的所述第一介質層保留，且所保留的所述第一介質層位于后續形成的體區的底部。
[0023]步驟七、在所述第一介質層去除后的所述溝槽的頂部區域內部表面形成柵介質層，所述柵介質層的厚度小于所述第一介質層的厚度。
[0024]步驟八、淀積第二多晶硅層，所述第二多晶硅層將所述第一介質層去除后且形成有所述柵介質層的所述溝槽的頂部區域完全填充。
[0025]步驟九、進行多晶硅回刻將位于所述溝槽外部的所述第二多晶硅層去除；由所述第一多晶硅層和所述第二多晶硅層疊加形成多晶硅柵。
[0026]步驟十、進行體區注入在所述硅襯底表面形成體區，所述體區的側面和所述多晶硅柵之間隔離有所述柵介質層，且被所述多晶硅柵側面覆蓋的所述體區表面用于形成溝道，通過減少所述柵介質層的厚度降低溝道開啟的閾值電壓，通過增加所述第一介質層的厚度減少柵電荷。
[0027]進一步的改進是，還包括如下步驟:
[0028]步驟十一、進行重摻雜的源注入在所述體區表面形成源區。
[0029]步驟十二、在所述硅襯底正面形成層間膜、接觸孔和正面金屬層，對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔和所述源區接觸，所述柵極通過接觸孔和所述多晶硅柵接觸，且所述柵極底部的接觸孔的底部穿過第二多晶硅層并進入到所述第一多晶硅層中。
[0030]步驟十三、對所述硅襯底背面進行減薄并形成重摻雜的漏區，在所述漏區的背面形成背面金屬層作為漏極。
[0031]進一步的改進是，所述第一介質層為氧化層。
[0032]進一步的改進是，所述柵介質層為柵氧化層。
[0033]進一步的改進是，所述硬質掩模層由氧化層組成或者由氧化層加氮化層組成。
[0034]進一步的改進是，溝槽柵功率器件為溝槽柵功率MOSFET器件。
[0035]進一步的改進是，步驟十二中所述接觸孔的開口形成后、金屬填充前，還包括在和所述源區相接觸的接觸孔的底部進行重摻雜注入形成體區接觸區的步驟。
[0036]本發明的多晶硅柵和溝槽的底部和側壁之間隔離的介質層分兩次形成，第一次形成的第一介質層的厚度較厚、且該厚度能夠單獨控制，通過增加所述第一介質層的厚度減少柵電荷;而第二次形成的柵介質層的厚度較薄、且該厚度能夠單獨控制，通過減少柵介質層的厚度降低溝道開啟的閾值電壓;所以本發明實現了將溝道開啟的閾值電壓的調節和柵電荷的調節互不相關，消除了二者對形成于溝槽內部表面的介質層的厚度的不同要求，從而能夠實現在不影響器件的溝道開啟的閾值電壓的條件下降到器件的柵電荷，從而能減少器件開關損耗，提高開關速度，能使器件能夠在高頻條件下很好的工作，有效地擴大了芯片使用范圍。
[0037]另外，本發明在形成不同厚度的第一介質層和柵介質層的工藝過程中，并不需要增加額外的光刻工藝來定義，利用第一介質層的厚度比柵介質層的厚度厚的特征、同時利用溝槽的側面的硅和第一多晶硅層自對準形成的邊界來對第一介質層進行刻蝕，實現了不采用光刻工藝在第一介質層刻蝕后的溝槽頂部形成柵介質層；由于本發明方法不需要增加光罩就能實現，所以工藝成本較低，同時豐富了功率器件的產品線。
【附圖說明】
[0038]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0039]圖1A-圖1F是現有溝槽柵功率器件的制造方法各步驟中的器件結構示意圖；
[0040]圖2是本發明實施例方法流程圖；
[0041]圖3A-圖31是本發明實施例方法各步驟中的器件結構示意圖。
【具體實施方式】
[0042]如圖2所示，是本發明